一、DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析（论文文献综述）
葸尚斌[1]（2020）在《星载跳频处理器研制》文中进行了进一步梳理随着卫星通信技术的不断发展,以透明转发器为主的通信卫星系统在使用的灵活性、大规模数据处理能力、用户间信息交互、组网使用方面,越来越显示出系统的不足,因此针对星上数字处理的应用越来越受到重视。信息不再只是简单的通过卫星转发,而是经过处理后实现点对点的实时传输,在使用中具有更大的灵活性,同时具有更好的时效性。随着电子干扰手段的不断丰富,传统的固定频率的卫星通信方式,容易受到干扰信号的影响,造成系统的瘫痪。而跳频通信系统由于频率在一定范围内高速跳变,可以通过频率规避的方式躲开干扰,极大的提高通信系统的生存能力和系统的可靠性。本文从星载跳频处理器功能和性能进行分析,从FPGA内部数字频率合成器（DDS）、宽带高速跳频实现、FPGA抗单粒子和卫星载荷地设计等设计难点开展研究,实现了具有良好空间环境适应性的高速宽带跳频处理器。论文的主要内容如下:跳频通信系统自诞生以来,凭借着优良的抗干扰能力,在电台通信等方面已经有了大规模应用,跳速从几百跳/秒到几千跳/秒。跳速的提高与数字频率合成器（DDS）的发展密不可分,数字频率合成器（DDS）具有频率锁定快、频率范围广等优点,广泛的应用于跳频系统中,作为快速跳频本振源使用。而在星载产品中,由于长寿命高可靠性DDS目前均为国外垄断,无法获得,故使用FPGA内部DDS进行快速跳变,但受FPGA内部工作工作时钟影响,若想输出较较高频率,可采用多个DDS并行工作,解决在卫星载荷中实现高速跳频难题。传统的跳频电台通信系统跳频带宽通常只有10MHz～500MHz,跳速最多只有几千跳。若想实现更宽的跳频带宽,更高的跳频速度,传统的基于DDS的跳频方式已经不能满足使用要求。结合卫星特殊的使用环境要求,为了实现大于1GHz的跳频带宽,每秒大于10000跳的跳频速度,可采用高速DA与模拟锁相环相结合的方式实现宽带高速跳频,解决宽带高速跳频难题。星载产品在太空中工作时,易受到高能粒子的影响,高能粒子主要由高能质子构成。普通无专门抗辐照设计的元器件在太空中受高能粒子的辐射,会产生各种问题,尤其在地球同步轨道,由于轨道较高,受辐射影响会更大。元器件在受到高能粒子辐射后,主要会产生内部物理结构被破坏、逻辑翻转、闩锁等现象,可采用在轨刷新的方式解决单粒子翻转等问题。通信卫星载荷由单一的模拟转发逐渐发展为模拟转发和数字处理相结合。载荷包括各种时钟源、大功率功放、滤波器、接收机、测控设备和数字处理设备等。由于体积有限,所有载荷设备均集中放置于通信舱内,彼此紧凑放置,共用一个地面。大电流设备开关机造成的地弹噪声、杂散等干扰信号均可能对载荷造成电磁兼容方面影响。干扰信号通常通过共有的接地面和信号线进行传导。可通过合理的接口滤波及电源地设计,解决载荷在卫星中的电磁兼容问题。通过以上几个方面深入的工作,最终实现了可在>1GHz范围内,以100Hz频率精度,每秒数万次跳速,具有良好空间环境适应性和卫星平台适应性的星载跳频处理器。
蔡小煜[2]（2019）在《短波跳频通信同步技术的研究》文中进行了进一步梳理跳频（Frequency Hopping,FH）通信作为扩频通信最重要的分支之一,具备出色的抗衰落、抗干扰和抗截获能力,能够有效解决短波通信在现代电子信息对抗中存在的抗干扰和保密性问题,使得短波通信在军事和民用通信的应用更加广泛。短波跳频通信系统能够正常通信的前提条件是跳频同步的实现,特别是现代军事通信的激烈对抗中,实现快速稳定的跳频同步具有非常积极和深远的影响。结合现有的跳频同步技术,本文重点研究了基于TOD的同步字头的同步方法,该方法具有同步建立时间短,随机性和隐蔽性好的性能特点,能够有效的应用于短波跳频通信系统,并提出一种基于TOPSIS法的同步频率捕获确认方案,从而保证整个设计方案的时效性和可靠性,并利用FPGA进行整个基于TOD的跳频通信系统在短波环境下的实现。首先,介绍了国内外针跳频通信发展、跳频技术和跳频同步技术的研究现状。深入分析传统跳频通信的基本原理和关键技术,通过对抗干扰性能进行的具体分析,引出短波跳频通信系统的主要指标,并对短波跳频通信系统进行数学模型分析,为进一步的跳频同步研究打下基础。其次,提出一种同步频率捕获确认过程中最佳检测方案的决策方法。在分析m序列同步的原理的基础上,对基于TOD的同步字头法的同步实现进行详细研究,并针对同步过程中同步频率捕获确认阶段中存在的问题,将其当成多属性决策问题进行主要研究,采用TOPSIS法对备选方案进行综合评价并排序,最终得出时效性和可靠性都兼备的同步频率捕获检测方案。最后,对基于TOD的短波跳频通信系统进行了FPGA实现,先对系统的总体框架、设计指标及设计平台结构进行概述,进而在Xilinx ISE平台上对信号发生模块、跳频序列发生模块、频率合成模块、调制模块、解调模块、捕获模块和相关峰检测模块等模块完成FPGA实现,并通过ModelSim观测工具上验证了各模块输出结果的正确性。至此,成功完成高速短波跳频通信链路的建立。
杨卫鹏[3]（2018）在《基于DDS和PLL技术的S波段低相噪频率合成器设计》文中研究指明频率合成器作为通信系统的核心,可应用于仪表技术、雷达、航天等诸多领域,随着电子设备的飞速发展以及器件工艺水平的不断提高,对频率合成器的相位噪声、杂散等性能要求愈发严格。如何将直接数字频率合成（DDS）和锁相环频率合成（PLL）两种技术充分结合,进行高性能频率合成器的研制工作显得十分重要。本文首先论述了频率合成器的背景意义及频率合成技术的发展,重点分析DDS和PLL的原理和组成结构,对两者的相噪、杂散等基本特性进行了具体分析。考虑到传统单一的频率合成技术有所限制,本课题采用DDS和PLL的混合式频率合成技术,给出了三种常用DDS+PLL组合结构,综合本文指标要求与可行性考虑,选择DDS直接激励PLL方案进行S波段频率合成器的设计。其次,介绍了频率合成器的设计实现。采用模块化设计思想,以FPGA为中控单元,选取性能优良的DDS芯片AD9910和低噪声数字鉴相芯片ADF4108为核心构建信号发生模块。同时利用仿真软件ADIsimPLL 4.20进行锁相环电路设计,实现PLL器件参数和相关特性仿真,验证电路功能的同时提高了设计效率。详细阐述了DDS模块和PLL模块的逻辑时序实现,FPGA通过接收上位机命令转换为对应寄存器的时序协议,并进行相关操作控制信号输出。最后,在完成硬件电路、软件程序设计和调试基础上,搭建了功能实验环境。通过对频率合成器的整体测试,能够稳定输出2.1GHz2.85GHz的S波段信号。选取不同频点进行测试,计算分析表明,该频率合成器的相位噪声优于-115dBc/Hz@1MHz,杂散优于-60dBc,基本满足要求。
高立俊[4]（2018）在《宽带高速频率合成器的设计与实现》文中认为依托新一代超短波电台的研制需求开展了宽带高速频率合成器的研究与开发工作,围绕指标要求进行论证,主要针对宽频带输出、快速频率转换、优良的频谱质量等指标要求开展研究,本人通过对频率合成器技术的发展现状分析,制定了PLL方式的合成方案,完成了详细线路设计和PCB设计,实现了各指标之间的有效平衡并达到指标要求,宽带高速频率合成器研究取得成功,能够满足新一代超短波电台的应用需求。研究工作简述如下:1.研究完成了方案设计。分析和比较了现有频率合成技术的优缺点,结合本项目的技术指标特点,确定了设计方案,采用以Hittite公司最新推出的频率合成器集成电路作为一本振PLL合成方式的核心器件,选取了具有优良相位噪声性能的PLL电路ADF4106及具有高分辨率的集成VCO,以保证二本振输出频率相位噪声和杂散指标;按照电台整机对时钟信号的需求,设计中直接选取38.4MHz的温度补偿晶体振荡器作为本单元一二本振的参考频率,同时也可作为整机时钟信号;选用了具有超低噪声和四通道线性输出的稳压电路,能为频率合成器单元的提供所需的所有电源。2.完成了关键技术的实现和突破。借助仿真工具完成了环路滤波器的设计,根据本振频率的带宽分布合理设置了VCO输出分频比,给出了PLL电路的控制算法与时序。完成了详细线路设计及PCB设计,按照电路的功能性能特点,对PCB进行了合理的布局,着重从抗辐射和抗传导干扰着手,对布线规则、屏蔽措施等方面进行了考虑,提高PCB的抗干扰性能,针对本单元具有形式丰富、数量较多的滤波器,规定了电源处理滤波器件的接入方法、环路滤波器的布局及布线要求,结合以往成熟经验对电路板进行了设计。3.进行了产品的测试及功能指标验证。通过测试和系统联试对单元板进行了验证,并整理出测试数据及测试图,结果表明频率合成器单元达到技术要求,能满足系统的应用需求,论文研究工作顺利完成,该频率合成器的研制成功实现了该领域的技术突破,为新一代超短波电台的研制提供了技术支撑。论文研究工作全面落实了课题内容,采用了先进的技术线路,研究结果达到了预期目标,能成功应用于实际产品开发,提升了通信电台研究技术水平。
刘俊杰[5]（2017）在《S波段快速跳频源设计》文中认为在当前军事领域,雷达系统、通信系统、弹载导引系统及引控系统都需要利用跳频源的高速跳频特性来获得高分辨率、更近的目标识别距离、高质量数据传输以及更强的抗干扰或对抗能力。本论文研究的S波段快速跳频源主要应用于某弹载系统,是引控小型化雷达分系统中关键的高性能、高可靠微波电路组件。本论文主要通过对快速跳频源技术的研究,采用多个频率源通过开关切换的电路方式,弥补锁相环频率建立时间的较长的缺陷,解决了 ns级快速跳频的关键技术难题;采用微波多层电路板设计、槽线和双层盖板的结构设计以及多芯片微组装、激光封焊工艺设计,解决了产品在小体积下的功能实现、宽温度范围内高隔离度以及组件整体密封等问题;采用抗干扰设计,优化提高锁相源的输出隔离,解决了负载牵引带来的频率及相位稳定性问题。本论文主要论述了方案设计,可行性论证,器件选择和仿真计算,电路板、腔体结构和组装工艺设计,以及样品制作和电性能测试分析等方面内容。本论文研究的S波段快速跳频源,具有明确的应用背景和市场价值,无论在民用或是军用通信领域均有着非常重大推广意义和广阔的应用前景。
贺莉[6]（2015）在《短波跳频电台频率合成器的设计与实现》文中提出本论文直接来自工程某型短波数字化电台的工程研制过程,具有重要的现实意义和广阔的应用前景。该电台采用数字信号处理技术（DSP）完成了对中频信号的数字化、基带信号的调制解调、数字话、数据等业务功能以及通信的自动化。应用了第三代短波自适应跳频通信体制（3G-ALE）使本电台可以在短波波段内实现分波段跳频,从而实现了短波电台的抗干扰能力,并可对数字话和数据进行加密,有力地保证了传输信息的安全性。本论文设计的频率合成器单元是短波跳频电台实现抗干扰的关键部件,该单元一本振信号的跳变最终反映在电台载波频率的跳变上,所以该单元的指标性能对短波电台的性能同样有着不可忽视的影响。本论文首先从公司已应用频率合成器方案存在的问题入手,对已应用频率合成器进行了结果测量并给出测量频谱图、相噪图及具体的杂散数据值,并分析了频谱问题的主要来源。在不改变原方案的基础上,经试验给出杂散和相噪的改进措施,得出改进前后的杂散数据值对比情况。由此提出本课题中的DDS+PLL混合的频率合成器方案,对频率合成器单元做出进一步优化,目的在于实现一款高稳定度、低成本、低相噪、低杂散、高分辨率并满足频率切换时间要求的频率合成器。相对已应用频率合成器,在电路原理设计上,考虑了频率合成器单元一、二本振的独立性,以减少互相之间的串扰现象；在器件选型上,提高了对影响频率合成器频谱性能的器件要求,如VCO、TCXO、DDS及二本振锁相环芯片；在PCB排板上,采用四层排板,在中间层模块化独立铺地,并将易受干扰的电路进一步增加屏蔽措施；鉴相频率和环路带宽的选择上,本着不影响电台要求的频率切换时间情况下,尽量考虑缩小环路带宽并提高鉴相频率的设计；从低成本性考虑,取掉了已应用频率合成器一本振充电泵所需的升压电路,以及用一片锁相环芯片代替了原二本振锁相环芯片及独立的充电泵电路。历经器件选型、电路设计、PCB排板、仿真调试实验、结果测量及分析等过程后,设计和实现了一款满足某型短波数字化电台提出的指标要求的最优频率合成器单元。
孙媛媛[7]（2015）在《某种超短波电台频率合成器的设计与实现》文中研究说明军事通信技术发展日新月异,军事电台的抗干扰与高速数据能力成为未来信息战成败的关键所在。跳频通信技术具有优良的抗干扰性能和多址组网性能,而频率合成器作为跳频通信技术的核心,决定了整个超短波跳频电台的系统性能。本论文介绍和分析了高速数传超短波跳频电台的总体技术方案。电台信道方案采用超外差式结构实现模拟信道的上下变频,使用DSP技术实现中频数字化,抗干扰采用跳频体制。在电台的方案及性能要求的基础上,本论文对跳频理论及频率合成器理论进行了系统的分析,并且对比了三种频合方案的优缺点。根据电台的信道要求,提出的两个本地振荡器的设计要求。一本振是一个频率可变的跳频频率源,使用小数分频锁相环方案。该方案中选择国半的集成电路LMX2485作为核心锁相环芯片。使用双路控制压控振荡器,大大平衡了相位噪声及锁定时间之间的矛盾,达到系统所要求的性能指标。二本振是一个固定点频,选择ADI公司的集成电路ADF4110作为核心锁相环来实现。在频率合成器模块中,两个本振的寄存器通过控制电路来进行控制。控制电路选择FPGA作为硬件平台,采用赛灵思公司出品的SPANTAN-3E系列芯片XC3S100E为核心芯片,AD45DB011作为外设存储器,通过硬件和软件的统一协调,实现了频率合成器的设计。最后,对频率合成器的辅助电路,如电源接口电路进行介绍。同时,印制板的合理布局,采取空间屏蔽,优化了模块和电台系统的电磁兼容性,满足了电台系统的性能指标。
肖洋[8]（2014）在《通信与广播中的频率合成技术研究》文中进行了进一步梳理随着现代通信与广播技术的不断发展，通信、广播和军用雷达等系统对电子系统发射和接收设备中的本振源的性能要求也越来越高。实现本振源主要采用频率合成技术，它通常以高性能的晶体振荡器为基准，通过倍频、分频等方法，来合成各种需要的频率。频率合成技术广泛应用于空间探测、卫星与导弹的跟踪测距、卫星通信、雷达、导航、仪器仪表、广播电视等许多方面。现代的频率合成器一般采用了数字技术，结构简单、体积小、性能优良，特别是在直接数字频率合成技术出现以后，彻底改变了传统频率合成的设计观念，其应用范围进一步扩大。对于一个性能优良的频率合成器来说，需要同时具备输出相位噪声低、频率捷变速度快、输出频率范围宽和变频点数多等特点。根据这些特点，推导出两种频率合成技术的数学模型和相应的公式，深入分析两种技术各自的优点与不足，并针对不足提出合理的解决方案。最后，结合具体的项目，提出频率合成技术在数字调频激励器和快速跳频通信系统中的应用方案，分析其工作原理，并且在上述理论指导下给出其硬件实现电路。
刘世虎[9]（2012）在《超视距雷达频率合成器研究与设计》文中认为频率合成器是超视距雷达的核心部件。在超视距雷达工作过程中，无线电监测部分连续监测外部频率，通过算法选出受干扰最小频率，经过控制模块控制频率合成器输出所需频率。频率合成器在保证相位噪声的同时能实现频率切换高速化、频率分辨率细致化、输出频带宽带化等指标，同时具有与数字系统兼容，数字集成化和程控化等特点。本文采用跳频序列代替无线电监测部分监测和产生频率合成器的控制数据的功能。文章设计了一款基于FPGA平台全Verilog编程的跳频频率合成器，它包括改进Gold序列发生器、控制部分、DDS部分和ADPLL部分。改进Gold序列发生器，由2个不同反馈系数的m序列优选对，优化生成改进的Gold状态码序列族，具有最佳汉明相关性能和更大密钥量。控制模块根据接收到改进型Gold序列发生器产生的不同状态码，经过跳频控制表，输出频率合成器各参数。在DDS设计中，压缩采样所得周期波形数据，接收频率控制字参数，等间隔读取波形存储器中的数据，输出所需频率。在ADPLL设计中，根据纯数字化的特点，针对每个模块的功能进行设计，实现输出信号与输入信号同频且相差固定，输出高效稳定的数字域频率。在Modelsim软件中编写测试平台文件，仿真测试结果显示，跳频速率高达10000跳/秒，频率切换后的重新锁定时间低至5微秒之内。该方案大幅提高跳频速率，相比于模拟锁相环在相同频段内的重新锁定时间，提高两个数量级以上。
李冬[10]（2011）在《基于软件无线电的跳频电台调制解调设计》文中认为随着通信技术的发展,军事通信对无线电台的高速数据传输能力和综合抗干扰能力提出了越来越高的要求。而超短波跳频通信作为一种抗干扰、抗截获、抗侦测的安全传输方式已经广泛应用在各种军事无线通信领域。同时各军种之间相互通信和联合作战要求有一个开放式、标准化的软、硬件平台结构,所以软件无线电的思想被广泛应用。本文将软件无线电和跳频通信技术相结合,提出了基于软件无线电思想的跳频超短波电台数字调制解调方案。该方案主要采用FPGA+DDS的硬件电路方式实现电台的调制解调：电台发射时,采用GMSK调制,FPGA内部直接将基带信号上变频到射频,用FPGA控制DDS芯片产生模拟射频已调波形,后接滤波和放大即可送到天线端；电台接收时,FPGA首先控制DDS产生跳频频率合成器,作为电台信道中放板下变频的本振信号,接着A/D采样二中频信号,在FPGA内部实现数字下变频,解调等功能。本方案已应用在新型超短波跳频电台上,通过对电台的测试验证了本方案能够满足需求,性能达到预期的设计目标。实践证明该方案简易可行,具有一定的应用和参考价值。
二、DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析（论文提纲范文）
（1）星载跳频处理器研制（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 星载跳频处理器简述 |
| 1.2 星载跳频处理器发展现状 |
| 1.3 本论文的主要工作和内容安排 |
| 第二章 星载跳频处理器系统设计 |
| 2.1 跳频通信理论基础 |
| 2.1.1 卫星跳频系统组成 |
| 2.1.2 跳频原理 |
| 2.2 跳频通信系统主要指标 |
| 第三章 FPGA内部并行DDS设计 |
| 3.1 引言 |
| 3.2 DDS原理 |
| 3.3 FPGA内部DDS简介 |
| 3.4 DDS并行处理 |
| 3.5 DDS杂散分析 |
| 3.6 本章小结 |
| 第四章 DA+模拟环路产生高速宽带跳频信号 |
| 4.1 引言 |
| 4.2 宽带跳频信号产生原理 |
| 4.3 DA小步进跳频信号产生 |
| 4.4 跳频本振大步进跳频信号产生 |
| 4.5 本章小结 |
| 第五章FPGA空间单粒子效应防护技术 |
| 5.1 引言 |
| 5.2 FPGA抗单粒子方法 |
| 5.2.1 反熔丝型FPGA |
| 5.2.2 基于SRAM结构FPGA动态刷新方案 |
| 5.2.3 将FPGA设计转换成ASIC设计的方案 |
| 5.3 SRAM型FPGA单粒子效应故障模式与特性 |
| 5.3.1 Xilinx SRAM型FPGA构成 |
| 5.3.2 SRAM型FPGA SEU故障机理 |
| 5.4 FPGA单粒子防护设计 |
| 5.4.1 FPGA配置原理 |
| 5.4.2 动态刷新原理 |
| 5.4.3 配置内存动态刷新 |
| 5.5 本章小结 |
| 第六章 卫星载荷系统的电磁兼容设计研究 |
| 6.1 引言 |
| 6.2 接地干扰 |
| 6.3 传导干扰 |
| 6.3.1 电源线传导干扰设计 |
| 6.3.2 信号线传导干扰设计 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）短波跳频通信同步技术的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 本文研究背景和意义 |
| 1.2 国内外发展现状 |
| 1.3 论文的主要研究内容 |
| 2 短波跳频通信系统基本理论 |
| 2.1 短波跳频通信系统分析 |
| 2.1.1 短波跳频通信系统基本原理 |
| 2.1.2 短波跳频通信系统的主要指标 |
| 2.2 短波跳频通信系统的数学模型 |
| 2.3 跳频序列设计 |
| 2.4 频率合成器技术 |
| 2.5 跳频同步技术 |
| 2.6 本章小结 |
| 3 基于TOD的跳频同步研究 |
| 3.1 m序列同步 |
| 3.1.1 m序列的数学模型 |
| 3.1.2 m序列同步系统仿真模型 |
| 3.2 基于TOD同步字头法 |
| 3.2.1 TOD信息和同步信息格式 |
| 3.2.2 TOD信息同步过程 |
| 3.3 基于TOD的同步频率捕获确认过程研究 |
| 3.3.1 同步频率捕获确认过程的数学建模 |
| 3.3.2 捕获确认的性能指标 |
| 3.3.3 捕获确认的检测方案研究 |
| 3.4 本章小结 |
| 4 基于TOD的跳频通信系统的FPGA实现 |
| 4.1 系统整体方案设计 |
| 4.2 系统指标参数 |
| 4.3 设计平台结构概述 |
| 4.4 发射端的设计与实现 |
| 4.4.1 时钟模块 |
| 4.4.2 信号发生模块 |
| 4.4.3 发送端跳频序列发生模块 |
| 4.4.4 频率合成模块 |
| 4.4.5 调制模块 |
| 4.5 接收端的设计与实现 |
| 4.5.1 相关峰检测模块 |
| 4.5.2 捕获模块 |
| 4.5.3 扫描控制模块 |
| 4.5.4 TOD信息提取模块 |
| 4.5.5 发送端跳频序列发生模块 |
| 4.5.6 解调模块 |
| 4.6 本章小节 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读学位期间的研究成果 |
（3）基于DDS和PLL技术的S波段低相噪频率合成器设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 频率合成技术介绍 |
| 1.2.1 频率合成技术发展 |
| 1.2.2 频率合成器的指标 |
| 1.2.3 频率合成器国内外发展 |
| 1.3 本文主要工作及内容安排 |
| 2 DDS和PLL技术的基础理论 |
| 2.1 DDS技术的基本理论 |
| 2.1.1 DDS的基本结构 |
| 2.1.2 DDS的技术特点 |
| 2.2 DDS相位噪声分析 |
| 2.3 DDS的输出信号频谱特性 |
| 2.3.1 理想DDS输出信号频谱分析 |
| 2.3.2 实际DDS输出信号杂散分析 |
| 2.4 PLL技术的基本理论 |
| 2.4.1 PLL的工作原理 |
| 2.4.2 PLL的组成结构 |
| 2.5 PLL基本特性分析 |
| 2.5.1 跟踪特性分析 |
| 2.5.2 稳定特性分析 |
| 2.5.3 相位噪声分析 |
| 2.5.4 杂散特性分析 |
| 2.6 本章小结 |
| 3 系统方案设计 |
| 3.1 方案分析 |
| 3.1.1 DDS激励PLL |
| 3.1.2 PLL内嵌DDS |
| 3.1.3 DDS与PLL环外混频 |
| 3.2 方案确定 |
| 3.2.1 技术指标 |
| 3.2.2 方案确定 |
| 3.3 主要芯片选型 |
| 3.3.1 FPGA芯片 |
| 3.3.2 DDS芯片 |
| 3.3.3 PLL芯片 |
| 3.3.4 VCO芯片 |
| 3.4 方案可行性分析 |
| 3.4.1 输出频率分析 |
| 3.4.2 相位噪声分析 |
| 3.4.3 杂散分析 |
| 3.5 本章小结 |
| 4 S波段频率合成器的设计 |
| 4.1 硬件电路设计 |
| 4.1.1 DDS电路设计 |
| 4.1.2 滤波电路设计 |
| 4.1.3 PLL电路设计 |
| 4.1.4 串口电路设计 |
| 4.1.5 电源电路设计 |
| 4.1.6 PCB版图设计 |
| 4.2 软件实现 |
| 4.2.1 DDS模块控制 |
| 4.2.2 PLL模块控制 |
| 4.2.3 上位机设计 |
| 4.3 本章小结 |
| 5 测试验证及性能分析 |
| 5.1 S波段频率合成器的实现 |
| 5.2 测试及结果分析 |
| 5.2.1 输出扫频信号频谱 |
| 5.2.2 相位噪声和杂散 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 参考文献 |
| 读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（4）宽带高速频率合成器的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 超短波电台的发展现状 |
| 1.3 频率合成器技术的国内外研究历史与现状 |
| 1.4 本文的主要贡献与创新 |
| 1.5 本论文的结构安排 |
| 第二章 频率合成技术基础概要 |
| 2.1 频率合成技术的分类 |
| 2.1.1 直接模拟频率合成法 |
| 2.1.2 锁相环频率合成法 |
| 2.1.3 直接数字频率合成法 |
| 2.2 频率合成器技术指标分析 |
| 2.2.1 频率带宽 |
| 2.2.2 频率稳定度 |
| 2.2.3 频率分辨率 |
| 2.2.4 频率转换时间 |
| 2.2.5 频谱质量 |
| 2.3 本章小结 |
| 第三章 宽带高速频率合成器方案设计 |
| 3.1 宽带高速频率合成器技术指标要求 |
| 3.1.1 一般要求 |
| 3.1.2 主要技术指标要求 |
| 3.2 宽带高速频率合成器方案设计 |
| 3.2.1 设计原则 |
| 3.2.2 设计思路及指标论证 |
| 3.2.3 研究实施方案 |
| 3.3 关键技术研究与实现 |
| 3.3.1 环路滤波器设计 |
| 3.3.2 算法与时序设计 |
| 3.4 本章小结 |
| 第四章 宽带高速频率合成器的实现 |
| 4.1 详细线路设计 |
| 4.1.1 一本振详细设计 |
| 4.1.2 二本振详细设计 |
| 4.1.3 电源详细设计 |
| 4.1.4 时钟电路详细设计 |
| 4.2 PCB设计 |
| 4.2.1 PCB布局 |
| 4.2.2 抗干扰设计 |
| 4.2.3 滤波电路设计 |
| 4.2.4 PCB设计实现 |
| 4.2.5 装配的电路板 |
| 4.3 本章小结 |
| 第五章 宽带高速频率合成器的测试与验证 |
| 5.1 测试情况 |
| 5.1.1 调试及测试 |
| 5.1.2 测试图及数据整理 |
| 5.2 系统验证情况 |
| 5.2.1 环境试验 |
| 5.2.2 电磁兼容性分析 |
| 5.2.3 可靠性和生产性分析 |
| 5.3 问题及解决方法 |
| 5.3.1 一本振失锁问题 |
| 5.3.2 干扰问题 |
| 5.4 研究成果对比 |
| 5.5 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
（5）S波段快速跳频源设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究动态 |
| 1.2.1 频率源技术 |
| 1.2.2 跳频通信技术 |
| 1.2.3 快速跳频源技术发展动态 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文组织 |
| 第二章 锁相式频率合成技术 |
| 2.1 锁相式频率合成基本原理 |
| 2.1.1 鉴相器(PD) |
| 2.1.2 环路滤波器(LF) |
| 2.1.3 压控振荡器(VCO) |
| 2.2 锁相环的工作原理和主要性能分析 |
| 2.2.1 PLL的动态方程和传递函数 |
| 2.2.2 PLL中相位噪声影响 |
| 2.2.3 PLL的杂散性能分析 |
| 2.2.4 PLL锁定时间分析 |
| 2.3 小结 |
| 第三章 跳频源电路设计 |
| 3.1 设计指标和要求 |
| 3.1.1 电特性 |
| 3.1.2 外形尺寸 |
| 3.1.3 其他要求 |
| 3.2 电路方案确定 |
| 3.3 电路设计 |
| 3.3.1 设计方案简述 |
| 3.3.2 锁相源及控制电路设计 |
| 3.3.3 开关组合及驱动电路设计 |
| 3.3.4 隔离放大器电路设计 |
| 3.3.5 电源电路设计 |
| 3.4 小结 |
| 第四章 电路板、结构和工艺设计 |
| 4.1 电路板设计 |
| 4.1.1 微波多层板整体设计方案 |
| 4.1.2 电路基板的选用 |
| 4.1.3 电路版图设计 |
| 4.2 结构设计 |
| 4.3 工艺设计 |
| 4.3.1 电路板低气孔率焊接技术 |
| 4.3.2 多芯片组装技术 |
| 4.3.3 多金丝键合技术 |
| 4.3.4 激光封焊技术 |
| 4.3.5 产品实现 |
| 4.4 小结 |
| 第五章 快速跳频源性能测试 |
| 5.1 测试系统 |
| 5.2 测试结果与分析 |
| 5.2.1 常温测试 |
| 5.2.2 低温工作 |
| 5.2.3 高温工作 |
| 5.2.4 其它试验情况 |
| 5.2.5 结果比较分析 |
| 5.3 小结 |
| 第六章 总结 |
| 6.1 本文的工作总结 |
| 6.2 下一步的工作展望 |
| 致谢 |
| 参考文献 |
| 学习期间发表的论文 |
（6）短波跳频电台频率合成器的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 应用背景 |
| 1.2 国内外同类课题研究现状及发展历程 |
| 1.3 选题的目的、意义、要完成的工作和预期结果 |
| 1.4 拟采用的研究方案和要解决的关键技术问题 |
| 第二章 短波跳频通信系统 |
| 2.1 短波通信简介 |
| 2.1.1 短波通信定义 |
| 2.1.2 短波通信最基本的传播方式 |
| 2.1.3 短波通信的优点 |
| 2.2 跳频技术概述 |
| 2.2.1 跳频抗干扰的原理 |
| 2.2.2 跳频抗干扰的特点 |
| 2.2.3 跳频图案 |
| 2.2.4 跳频优点 |
| 2.3 短波跳频通信技术概述 |
| 2.3.1 短波常规跳频通信技术体制 |
| 2.3.2 短波自适应跳频体制 |
| 2.3.3 短波高速数字跳频技术 |
| 2.4 中低速短波跳频电台的应用价值 |
| 第三章 频率合成技术 |
| 3.1 频率合成器的主要技术指标 |
| 3.1.1 频率范围 |
| 3.1.2 频率间隔 |
| 3.1.3 频率准确度 |
| 3.1.4 频率稳定度 |
| 3.1.5 频率转换时间 |
| 3.1.6 频谱纯度 |
| 3.2 频率合成器的种类及原理 |
| 3.2.1 直接模拟式频率合成器 |
| 3.2.2 间接锁相式频率合成器 |
| 3.2.3 直接数字式频率合成 |
| 3.2.4 混合式频率合成器 |
| 3.3 锁相环两个关键技术指标分析 |
| 3.3.1 PLL相位噪声性能分析 |
| 3.3.2 锁相环杂散性能分析 |
| 第四章 频率合成器单元的研制 |
| 4.1 某型短波数字化电台对频率合成器的指标要求 |
| 4.2 某型短波数字化电台收发通道方案 |
| 4.3 频率合成器单元方案可行性分析 |
| 4.3.1 已应用频率合成器的方案 |
| 4.3.2 应用频率合成器单元存在的问题 |
| 4.3.3 应用频率合成器单元问题的改进措施 |
| 4.4 频率合成器方案 |
| 4.4.1 一本振 |
| 4.4.2 二本振 |
| 4.4.3 提供DSP单元所需的时钟 |
| 4.4.4 自检 |
| 4.4.5 微控制器 |
| 4.5 电路设计 |
| 4.5.1 VCO的选用 |
| 4.5.2 二本振锁相芯片的选用 |
| 4.5.4 一本振鉴相器的设计 |
| 4.5.5 环路滤波器设计 |
| 4.6 频率合成器的排板设计及其注意事项 |
| 4.7 调试过程中遇到的问题 |
| 4.8 测试结果与分析 |
| 4.8.1 标频的测试结果与分析 |
| 4.8.2 一、二本振数据测试与分析 |
| 4.8.3 一本振频谱及频率切换时间的测试结果与分析 |
| 4.8.4 二本振频谱的测试结果与分析 |
| 4.9 与已应用频率合成器相比的特点与优势 |
| 4.10 本章结论 |
| 第五章 结论 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）某种超短波电台频率合成器的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题设计的背景、目的及意义 |
| 1.2 超短波跳频通信技术的研究状况和发展趋势 |
| 1.3 频率合成技术的发展及近况 |
| 1.4 论文结构及主要内容 |
| 第二章 跳频理论基础 |
| 2.1 扩频通信的理论基础 |
| 2.2 无线通信的干扰与抗干扰机理 |
| 2.2.1 无线通信存在的干扰种类 |
| 2.2.2 有意干扰的抗干扰原理 |
| 2.3 跳频通信系统概述 |
| 2.3.1 跳频通信系统工作原理 |
| 2.3.2 跳频系统的数学模型 |
| 2.3.3 跳频系统技术指标及相关抗干扰性能 |
| 2.3.4 跳频通信的特点 |
| 2.4 本章小结 |
| 第三章 频率合成器及其性能分析 |
| 3.1 频率合成器简介 |
| 3.1.1 频率合成器的技术指标 |
| 3.1.2 频率合成器分类 |
| 3.1.3 锁相环频率合成器的构成 |
| 3.2 锁相环中的相位噪声与杂散 |
| 3.2.1 相位噪声对电台接收系统的影响 |
| 3.2.2 环路中各器件对相位噪声的影响 |
| 3.2.3 降低相噪的措施 |
| 3.2.4 锁相环中的杂散干扰及相应措施 |
| 3.3 本章小结 |
| 第四章 跳频频率合成器的方案选择 |
| 4.1 跳频频率合成器的技术指标 |
| 4.2 方案论证与选择 |
| 4.3 Δ-Σ调制法 |
| 4.3.1 Δ-Σ调制技术 |
| 4.3.2 高阶Δ-Σ调制器 |
| 4.4 本章小结 |
| 第五章 频率合成器模块的设计与实现 |
| 5.1 设计应用的系统平台 |
| 5.1.1 电台介绍 |
| 5.1.2 电台相关技术指标 |
| 5.2 频率合成器的设计 |
| 5.2.1 频率合成器指标 |
| 5.2.2 一本振锁相环的实现 |
| 5.2.3 二本振锁相环的实现 |
| 5.2.4 标频 9.6MHz的选择和设计 |
| 5.2.5 控制电路的选择与设计 |
| 5.2.6 软件设计 |
| 5.3 其他相关设计 |
| 5.3.1 供电电源设计 |
| 5.3.2 电磁兼容设计 |
| 5.3.3 印制板设计 |
| 5.4 测试结果 |
| 5.4.1 一本振测试结果 |
| 5.4.2 二本振测试结果 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）通信与广播中的频率合成技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 课题背景介绍 |
| 1.3 本文结构 |
| 第二章 频率合成技术的发展与应用 |
| 2.1 频率合成技术的发展 |
| 2.2 频率合成技术的应用 |
| 2.2.1 通信机中的应用 |
| 2.2.2 雷达、遥测、遥控中的应用 |
| 2.2.3 在广播与电视中的应用 |
| 第三章 调频立体声广播中的频率合成技术 |
| 3.1 调频激励器的介绍 |
| 3.2 数字调频激励器的原理与实现 |
| 3.2.1 整机功能框图 |
| 3.2.2 主要功能模块介绍 |
| 3.3 调频激励器中的关键参数说明 |
| 3.3.1 调频立体声信号的信噪比 |
| 3.3.2 立体声分离度 |
| 3.3.3 频率响应和总谐波失真 |
| 3.4 立体声编码器中的频率合成技术 |
| 3.4.1 立体声编码器的原理 |
| 3.4.2 导频信号和副载波信号的合成 |
| 3.5 调频调制器中的频率合成技术 |
| 3.5.1 调频调制原理 |
| 3.5.2 调频调制器的实现方案 |
| 第四章 快速跳频通信系统中本振源的实现方案 |
| 4.1 快速跳频通信系统的介绍 |
| 4.1.1 跳频通信的原理 |
| 4.1.2 跳频通信的特点与分类 |
| 4.2 本振源的实现方案 |
| 4.2.1 实现方案选择 |
| 4.2.2 系统的性能要求 |
| 4.2.3 实现结构的原理分析 |
| 4.2.4 硬件实现 |
| 第五章 系统的测试和结果分析 |
| 5.1 数字调频激励器的测试和结果分析 |
| 5.1.1 调频激励器的指标要求 |
| 5.1.2 测试的环境与设备 |
| 5.1.3 测试方法与结果 |
| 5.2 快跳系统发射机的射频模块的测试和性能分析 |
| 5.2.1 测试方法与设备 |
| 5.2.2 测试结果及分析 |
| 5.3 硬件电路设计中的要求 |
| 结束语 |
| 参考文献 |
| 致谢 |
（9）超视距雷达频率合成器研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 致谢 |
| 第一章 绪论 |
| 1.1 选题背景及研究意义 |
| 1.1.1 超视距雷达的应用背景 |
| 1.1.2 频率合成器的研究概况 |
| 1.2 研究内容 |
| 1.3 章节介绍 |
| 第二章 频率合成基本原理 |
| 2.1 频率合成的方法和技术指标 |
| 2.1.1 频率合成的方法 |
| 2.1.2 FS 主要性能指标 |
| 2.2 PLL 基本结构与工作原理 |
| 2.2.1 PLL 基本结构 |
| 2.2.2 PLL 工作原理 |
| 2.3 DDS 基础 |
| 2.3.1 DDS 原理 |
| 2.3.2 DDS 基本结构 |
| 2.3.3 主要指标 |
| 2.3.4 杂散原因及改善方法 |
| 2.4 常见的 DDS+PLL 结构的 FS 电路 |
| 2.4.1 环外插入混频器结构的 FS |
| 2.4.2 环内插入混频器结构的 FS |
| 2.4.3 DDS 激励 PLL 结构的 FS |
| 2.5 全数字锁相环（ADPLL）概述 |
| 2.5.1 ADPLL 发展概况 |
| 2.5.2 ADPLL 组成结构 |
| 2.6 本章小结 |
| 第三章 跳频通信原理 |
| 3.1 扩频与跳频概述 |
| 3.2 跳频通信系统组成及工作原理 |
| 3.3 跳频通信系统数学模型及主要指标 |
| 3.3.1 构造数学模型 |
| 3.3.2 主要指标 |
| 3.4 伪随机序列概述 |
| 3.4.1 物理含义 |
| 3.4.2 数学定义 |
| 3.5 m 序列 |
| 3.5.1 含义及产生过程 |
| 3.5.2 相关性描述 |
| 3.5.3 经典模型的问题及改进方法 |
| 3.6 Gold 序列 |
| 3.6.1 m 序列优选对 |
| 3.6.2 序列产生方法 |
| 3.6.3 相关性描述 |
| 3.6.4 平衡的 Gold 序列 |
| 3.7 本章小结 |
| 第四章 跳频频率合成器的软件设计 |
| 4.1 软件简介 |
| 4.1.1 FPGA 简介 |
| 4.1.2 Verilog HDL 简介 |
| 4.1.3 Quartus II 简介 |
| 4.1.4 Modelsim 简介 |
| 4.1.5 Matlab 简介 |
| 4.2 DDS 模块的设计与仿真 |
| 4.2.1 构造波形存储器 |
| 4.2.2 模块设计仿真 |
| 4.3 ADPLL 模块设计与仿真 |
| 4.3.1 ADPLL 组成模块设计及仿真 |
| 4.3.2 ADPLL 频域性能分析 |
| 4.3.3 ADPLL 动态性能分析 |
| 4.3.4 ADPLL 整体设计及仿真 |
| 4.4 跳频序列模块设计 |
| 4.4.1 m 序列设计 |
| 4.4.2 Gold 序列设计 |
| 4.4.3 改进 Gold 序列设计 |
| 4.5 本章小结 |
| 第五章 跳频频率合成器系统设计及仿真 |
| 5.1 系统软件设计目标和方法 |
| 5.2 系统模块仿真 |
| 5.3 本章小结 |
| 第六章 结束语 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 硕士研究生期间发表论文情况 |
（10）基于软件无线电的跳频电台调制解调设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 课题的提出和研究的意义 |
| 1.2 软件无线电的概念及现状 |
| 1.3 军用超短波跳频电台的现状及发展 |
| 1.4 本文的研究工作和章节安排 |
| 第二章 频率合成器的理论分析与工作原理 |
| 2.1 频率合成器的介绍 |
| 2.2 直接式频率合成DS |
| 2.3 锁相环PLL |
| 2.3.1 锁相环的原理和基本组成 |
| 2.3.2 锁相环路的工作过程 |
| 2.4 直接数字频率合成DDS |
| 2.4.1 直接数字合成的组成 |
| 2.4.2 直接数字合成的原理 |
| 2.4.3 直接数字合成的噪声 |
| 2.4.4 DDS技术的应用 |
| 2.5 快速跳频频率合成器常用实现方案 |
| 第三章 数字调制解调的方案设计以及电路实现 |
| 3.1 总体方案设计 |
| 3.2 XC3SD1800A芯片介绍 |
| 3.3 DDS芯片AD9954的原理与应用 |
| 3.3.1 引脚说明 |
| 3.3.2 串口操作 |
| 3.3.3 DDS的性能表现 |
| 3.4 ADF4360-8芯片介绍及工作原理 |
| 3.4.1 工作原理 |
| 3.5 方案的硬件设计实现 |
| 3.5.1 原理图设计 |
| 3.5.2 PCB布局和布线 |
| 第四章 调制解调的原理与实现 |
| 4.1 GMSK调制基本原理 |
| 4.1.2 几种常用的调制方式 |
| 4.2 GMSK解调 |
| 4.2.1 解调基本原理 |
| 4.2.2 相干解调与非相干差分解调之间的比较 |
| 4.3 电台调制的FPGA实现 |
| 第五章 数字下变频的实现方法 |
| 5.1 中频数字化结构 |
| 5.2 信号解调的通用模型 |
| 5.3 电台的数字下变频与解调的FPGA实现 |
| 第六章 工作总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
四、DDS+PLL混合型频率合成器在短波跳频电台中的应用与分析（论文参考文献）
- [1]星载跳频处理器研制[D]. 葸尚斌. 西安电子科技大学, 2020(02)
- [2]短波跳频通信同步技术的研究[D]. 蔡小煜. 兰州交通大学, 2019(04)
- [3]基于DDS和PLL技术的S波段低相噪频率合成器设计[D]. 杨卫鹏. 中北大学, 2018(08)
- [4]宽带高速频率合成器的设计与实现[D]. 高立俊. 电子科技大学, 2018(09)
- [5]S波段快速跳频源设计[D]. 刘俊杰. 东南大学, 2017(11)
- [6]短波跳频电台频率合成器的设计与实现[D]. 贺莉. 西安电子科技大学, 2015(04)
- [7]某种超短波电台频率合成器的设计与实现[D]. 孙媛媛. 西安电子科技大学, 2015(03)
- [8]通信与广播中的频率合成技术研究[D]. 肖洋. 吉林大学, 2014(03)
- [9]超视距雷达频率合成器研究与设计[D]. 刘世虎. 合肥工业大学, 2012(04)
- [10]基于软件无线电的跳频电台调制解调设计[D]. 李冬. 复旦大学, 2011(08)