一、VHDL与仿真工具的应用（论文文献综述）
孙日辉[1]（2019）在《面向FPGA的软错误故障模拟研究》文中提出FPGA（Field Programmable Gate Array）,是一种区别于定制电路ASIC的半定制电路,FPGA具有成型快速,成本低廉,灵活性强的优点,被越来越多的工业制造领域所采用。但随着FPGA工艺的不断提高,FPGA的可靠性,FPGA系统对于错误的敏感性越来越高,业界对于具有容错能力的FPGA技术有了更多的需求,而单粒子效应（Single Event Effect）引起的各种类型故障,主要是以单粒子翻转为代表的软错误（Soft Error）,对于SRAM型FPGA的逻辑存储内容有明显的影响。为了保证可靠性,大量的FPGA系统有了容错设计的需求。因此,SRAM型FPGA系统容错成为了一项很重要的课题。本文针对SRAM型FPGA,分析FPGA的片上资源和结构以及软错误易发的器件类型,结合门级故障模拟技术真实性高和RTL级故障模拟技术可控制性强和可观察性好的优点,设计与实现了面向FPGA的软错误故障模拟工具。对于门级故障模拟层级,门级存储器逻辑内容通过进行FPGA片上资源查找结构构建,进行TCL自动化脚本的构建,完成在网表文件上的修改,重新综合下载实现故障模拟。对于RTL级故障模拟层级,RTL级故障模拟单元通过VHDL代码扫描和故障传播网络构建确定故障单元位置,通过代码突变单元技术和故障模拟通信模块硬件,完成系统在线运行时的RTL级故障模拟单元激活。为了将两种层次的故障模拟方法对系统的容错能力进行更精确的验证,通过TCL脚本的信号名文本的正则匹配和字符串前缀树的自动机构建,完成FPGA门级故障模拟单元与RTL级故障模拟单元的映射,实现多层次的故障模拟。最后,通过在软核CPU Leon3上和设计电路上进行故障模拟实验,对故障模拟工具在门级故障模拟,RTL级故障模拟,故障模拟单元映射等方面的功能进行了验证。
徐厚意[2]（2019）在《基于FPGA的智能交通信号控制系统设计》文中研究表明经过长期探索,人们发现结合当前高速发展的电子技术,信息技术以及计算机技术,将路、车、人三者统一起来,进行系统的规模化布局,诞生了智能交通系统,能够有效维持城市道路的畅通以及确保机动车辆的运行安全。而在整个智能交通系统之中,其核心部分为交通信号控制系统。现场可编程门阵列FPGA的出现,延续了专用集成电路的核心理念,这种半定制的设计电路,很好地弥补了定制电路的诸多缺陷,并能够充分利用到交通信号控制系统中。该系统的研究和设计逐步成为目前各国研究和发展智能交通系统的主要方向。本文首先分析了智能交通信号控制系统设计的研究背景,然后论述了智能交通信号控制系统、可编程逻辑器件的国内外研究现状、江西省赣州市交通秩序情况以及FPGA技术的当前发展和交通工程应用前景。其次,阐述了智能交通控制系统的技术理论和功能需求,并详细介绍了智能交通信号控制系统设计方案的整体框图和相关技术理论。然后,分析了智能交通信号控制系统使用的关键技术,其中的FPGA技术从原理、结构和发展方向上进行了说明,并对硬件功能实现所使用的技术原理和设计工具进行了介绍。接着设计了赣州市智能交通整体方案中交通信号控制系统的设计方案及FPGA技术的功能体现。给出了智能交通信号控制系统各个子模块的设计过程和仿真结果,具体包括车流量统计模块、时钟模块以及交通信号控制模块,交通信号灯的实际优化效果体现。最后对全文内容进行了总结,并列举出了该系统存在的一些缺陷,对未来该系统的改进和优化思路进行了展望。
陈皓琦[3]（2019）在《双磁控忆阻动力学模型构建及FPGA硬件实现》文中认为忆阻器（Memristor）作为一种优良的非线性器件,由它形成的电路容易发生混沌振荡。由此产生的混沌信号具有很强的内随机性和宽带功率谱等特性,在安全通信领域中可以发挥重要作用。目前,大多数的研究人员采用分立元件搭建传统模拟电路来实现忆阻混沌系统,但是模拟电路易受外界环境影响,同时忆阻混沌系统对电路参数和初始状态极其敏感,构建的硬件电路稳定性不强,且电路很难做到小型化,不方便嵌入设备中进行工程应用。现场可编程逻辑门阵列（FPGA）具有集成度高、容量大、可靠性高、开发快速等优点,广泛应用于现代数字信号处理和芯片设计领域。采用FPGA技术硬件实现的忆阻混沌电路可以有效利用两者优势,有利于忆阻器在工程中应用和推广。本文的主要工作为构建两个磁控忆阻器,利用其构造一个五阶忆阻混沌电路,对电路非线性特性进行数值分析,并基于FPGA技术硬件实现该电路系统。具体研究内容如下:（1）构建两个磁控忆阻器模型并验证其忆阻特性。基于经典Chua混沌电路设计一个五阶双磁控忆阻混沌电路,对电路非线性特性的数值分析表明,它具有丰富的混沌动力学行为。采用分岔图和Lyapunov指数谱方法研究电路对参数的依懒性,结果表明系统在不同的电路参数下,动力学行为有着明显的差异,其运行轨道经历了极限环、准周期、超混沌状态。最后,基于Multisim电路仿真软件搭建忆阻混沌电路。（2）采用一阶离散处理对电路进行数字化转换,基于Matlab/Simulink平台,利用DSP Builder库开发忆阻混沌系统数字电路,并且进行电气规则检查和逻辑验证。（3）基于FPGA技术,通过CycloneⅣE系列EP4CE10F17C8N芯片搭建的硬件平台,真实实现了该模型数字化系统。设计结果表明,数字化忆阻器系统避免了模拟元器件的漂移和不稳定性,硬件波形显示性能稳定可靠,且与计算机仿真结果完全一致。该设计方案灵活、普适性强,具有实际可推广应用的价值和前景。综上所述,本文的研究成果为传统混沌电路设计提供了新的发展方向,推动了忆阻器在工程中的应用,对信息安全和电子与电路领域有着一定的参考价值及意义。
于航,王晶,周继芹,李亚,张伟功[4]（2016）在《面向单粒子翻转效应的模拟故障注入技术》文中提出通过分析基于VHDL模拟故障注入技术对SEU故障注入的不足,提出一种基于VHDL与C语言混合的注入方法。在此基础上,设计实现一款面向SEU的仿真故障注入平台,对该平台的结构及主要模块进行详细的描述。以LEON 2处理器为目标系统进行故障注入实验,实验结果验证了该平台能够实现有效的故障注入。
井晨志[5]（2014）在《基于FPGA的超声波探伤仪的硬件系统研制》文中研究指明目前,利用超声波探测高速列车转向架关键部件中的空心车轴是否存在危害性疲劳裂纹及缺陷是保证高速列车组能够安全运行的重要无损检测手段。近年来,现场可编程门阵列越来越成熟地应用在高速数字信号处理技术方面,使得快速和自动化的数字式超声探伤系统技术应用支撑更加有力。本文旨在对基于FPGA的超声波探伤仪设计中的若干关键技术进行研究设计实现,并且研制一种基于高速列车空心车轴数字式超声波探伤的硬件系统,主要工作如下：（1）提出并实现一种基于FPGA高速数字信号处理系统与PowerPC平台相结合的超声波探伤仪硬件电路设计方案,并且提高了外围高速以太网接口,可实时显示探伤结果。（2）小型化低功耗方面,在芯片选型与设计时,采用表贴封装及高集成度的IC芯片,提出并实现电源供应、探头触发、回波信号预处理及高速A/D采样等电路的设计。（3）提出探伤仪的硬件系统关键技术原理,可以解决8OMHz～100MHz高速采样数据流实时处理和传输的实际问题,并在多平台上实现数字滤波技术的仿真,通过VHDL编程实现数字包络检波技术、非均匀实时抽取技术、乒乓存储技术的仿真。（4）利用UT组件调试上位机,实现对基于FPGA关键技术的分模块分功能调试,在超声波检测系统上位机上,实现对超声波探伤信号的A型、B型、C型的实时显示。与传统的模拟式超声波探伤仪相比,具有以下几方面的优点：可实现上位机控制自动化检测；利用FPGA的高速数字信号处理并行性与在PowerPC平台运行的VxWorks实时高效操作系统的多任务处理能力,精度得到提高并且真正实现多通道并行采集处理实时显示；针对超声波在介质中传播时的衰减规律,设计实现深度增益补偿电路；采用比较前沿的多平台仿真技术等。目前,该超声波探伤仪初代样机已设计成功,已和上位机连接,并完成实际环境下的实验和测试。结果表明能够达到设计指标要求,初步满足探伤要求。
申振胜[6]（2014）在《基于VHDL-AMS的ADC建模及仿真》文中提出模数转换器（Analog To Digital Converter，ADC）是数字模拟混合信号系统的关键器件之一。为研究探索ADC在特殊环境下的电学特性和器件参数，作出仿真预测，常常需要建立它的仿真模型。行为级建模特点是构建的模型既不会损失精确度和降低实用性，又节省仿真时间，缩短设计周期。但目前多数ADC的行为级模型只是功能的简单实现，或是针对特定类型的器件型号，并且只是对ADC工作时的某一方面特性进行分析和研究，不具备通用性，更不能综合描述ADC工作时各项性能参数的变化，给ADC综合高效的系统仿真带来了较大的困难。本文针对ADC在特殊环境下的仿真建模需求，提出一种采用VHDL-AMS语言对ADC性能参数建立行为级模型的方法，通过该方法进行ADC的模块化建模，目的是为实现ADC各项性能参数的表征，以及模型的复用性，扩展性和可移植性。模型是在SystemVision和Matlab中实现并仿真验证。验证结果表明，本文基于VHDL-AMS语言建立的ADC的性能参数模型能够正确表征ADC工作时的各项性能参数，并且该模型具有通用性和可扩展性，对以ADC为代表的集成电路数模混合信号系统设计仿真提供了参考价值。
吴杰[7]（2013）在《基于VHDL的故障注入工具的研究与实现》文中指出近年来，计算机技术呈现出迅猛的发展态势。它所应用到的航空、航天等特殊领域要求它要具有很高的可靠性。由于FPGA具有运算快速和编程简单等优点，因此它被广泛应用到航天容错计算机的设计当中。近年来，针对这种计算机的可靠性评测也被越来越多的设计人员所重视。而故障注入技术是现如今一种重要的可靠性评测方法。故障注入工具的实现则可以为容错计算机的研究带来巨大的帮助。本文针对目前主流故障注入技术的理论基础进行了深入的研究，为故障注入工具的实现做好了理论储备。本文课题来源中的容错计算机使用了硬件描述语言VHDL。因此，本文主要研究了基于VHDL的故障注入技术。该技术中的“突变”方法可以很好的支持注入多种类型的故障，并且不改变目标系统模型的结构。基于这种技术，本文设计并实现了一个故障注入工具。该工具可以对基于VHDL语言建模的系统进行故障注入。它通过分析VHDL源文件中的代码来找出系统中可以注入的对象，然后使用CASE语句修改源代码，最后通过仿真器进行故障注入仿真实验。它可以支持注入多种类型的故障，包括固定0、固定1和位翻转，同时可以选择的故障时间为永久故障、瞬时故障和间歇故障。最后本文使用设计实现的故障注入工具对课题来源中的容错计算机进行了多种故障注入实验，注入对象为该系统容错机制中的一些重要信号。实验结果验证了系统容错机制的可靠性。同时，实验结果也证明注入工具可以有效地对基于VHDL实现的系统进行故障注入。
陶鹏,马捷中,支新辉[8]（2011）在《基于VHDL的故障注入工具的研究》文中研究指明基于VHDL的故障注入技术是一种验证系统可信性的有效方法,构造基于VHDL的故障注入工具是故障注入研究的一个重要组成部分。对基于VHDL的故障注入技术进行了研究,详细描述了该故障注入工具的结构和主要模块功能,并进行故障注入实验,分析和计算故障的激活率、探测率、恢复率。故障注入工具可用于对中等复杂度的VHDL模型进行故障注入,对容错系统的容错机制进行分析和验证。
张饶[9]（2010）在《基于FPGA硬件设计和仿真方法探索与研究》文中认为本文以数字基带传输系统的FPGA硬件实现为例,重点研究并讨论了FPGA硬件设计与科学计算软件仿真交叉使用的几种方法。对传统的FPGA设计流程进行改进,提出了适合预设计系统的特点和需求的新的设计方法。主要内容包括三个方面：系统设计中融入FPGA硬件设计和Matlab软件仿真相结合的方法；基于DSP Builder的FPGA设计方法；基于Scilab/Scicos-HDL的FPGA设计方法的探索和研究。在基于FPGA和Matlab相结合的设计方法中,在设计之初借助Matlab仿真并产生滤波器的抽头系数,在设计中利用Matlab代替FPGA完成开方、对数等运算,实时输出运算结果,在设计的最后利用Matlab验证设计的正确性并分析系统的性能。此外,本文还为Matlab在FPGA设计过程中的辅助功能集成了可视化的界面,增强程序的可移植性。最后将设计下载到FPGA芯片中,并使用示波器观察输出波形,通过统计误码率分析系统的性能。在基于DSP Builder的设计方法的研究中,首先讨论该设计方法的意义及设计流程,进而以设计数字基带传输系统为例,阐述该设计方法的应用与实现,最后通过设计过程总结该设计方法的优势与不足。针对以上两种方法的不足之处,本文提出了基于Scicos-HDL工具箱的设计方法,首先以设计数字基带传输系统为例测试该工具箱的性能,针对库模块较少的问题,着重研究Scicos-HDL库模块的设计技术,并以数字基带传输系统的模块设计为例,将其设计为Scicos-HDL的库模块,实现了既能在Scilab中仿真验证,又能自动生成系统的VHDL代码的功能。最后,通过将上述三种设计方法应用于数字基带传输系统的具体设计中,分析比较了各方法的优势及不足之处,为FPGA硬件设计与科学计算软件的联合仿真的研究提供了参考。
绳伟光[10]（2009）在《数字集成电路软错误敏感性分析与可靠性优化技术研究》文中研究指明软错误是指由于粒子辐射等原因造成的电路存储信息发生随机错误的现象。对于军事和宇航领域的高可靠器件,对软错误的防护一直是必须考虑的问题。而随着集成电路工艺技术的进步,软错误已经成为影响深亚微米集成电路可靠性的主要问题。例如对于纳米级的CMOS数字集成电路,海平面环境的中子背景辐射已经足以造成软错误的产生。因此,对数字集成电路的软错误问题展开研究,对于我国集成电路产业的发展以及国防装备自主制造的水平的提升具有重大的理论和现实意义。设计阶段的软错误敏感性（软错误率）评估是开发容软错误的高可靠数字集成电路的基础。传统的高可靠集成电路设计流程的加固效果需要等到芯片流片之后通过昂贵的打靶试验才能进行验证。有了软错误敏感性评估方法和工具的支持,可以在设计的各个阶段及时对系统的可靠性进行评价,防止上一阶段的不合格设计进入下一阶段,从而减少流程的反复,节约时间和成本。本文重点研究了设计阶段的数字集成电路的软错误敏感性评估问题以及数字集成电路的容软错误优化与加固问题,主要工作包括:首先,为典型的仿真故障注入系统构建了统一的理论模型,用于指导仿真故障注入系统的构建,并在此基础上提出了一种适用于高层次软错误敏感性评估的仿真故障注入方法。该方法面向VHDL和Verilog语言描述的设计,通过VHDL和Verilog语法分析技术分析HDL代码并提取故障注入目标的相关信息以形成故障注入的脚本;采用基于Simulator Commands的故障注入技术随机注入位翻转故障;通过分层抽样技术降低需要注入的故障数量以减少所需运行时间并降低软错误敏感性估计的方差;引入数据挖掘技术处理实验数据以分析电路内部各模块之间的相互影响。针对DP32微处理器进行的故障注入实验表明本方法可有效评估寄存器传输级以及系统和行为级模型的软错误敏感性。其次,提出一种采用电路级仿真技术的仿真故障注入方法,并将其应用于软错误敏感性评估的实践。电路中当粒子击中晶体管后会在漏极和衬底之间形成一个短暂的电流脉冲,此电流脉冲一般采用指数形式的电流源进行描述。采用电路级的仿真故障注入技术,可以从模拟的角度有效地对指数形式电流脉冲的产生及传播特性进行考察,因而具有非常高的精度。本文采用快速的Spice仿真器进行故障注入实验,克服了传统的HSpice仿真器速度过慢的缺点;通过Spice语法分析技术实现故障注入的自动化,自动展平网表、提取故障注入目标并自动为网表插入表征软错误的电流源;通过分层抽样和检查点恢复技术降低了软错误敏感性评估的时间消耗并提高了估计精度。采用此种方法亦可对逻辑仿真难以建模的动态电路等进行故障注入实验;通过版图寄生参数提取并反标RC延迟信息则可以对版图后电路的可靠性进行评估,因而无论在评估精度还是适用的电路类型方面都有明显优势,具有较好的应用价值。再次,提出一种基于解析模型的组合逻辑电路快速软错误率评估方法。此方法针对采用标准单元的设计,以综合后的门级Verilog网表作为输入,通过研究软错误脉冲在电路中的产生、传播和屏蔽特性以评估电路的软错误率,在评估速度方面优于仿真故障注入的方法。通过采用Verilog语法分析和语法制导翻译技术,可以将时序逻辑电路的组合部分抽取出来进行软错误敏感性的评估,因而较其它基于解析模型的方法适用电路类型更广。该方法具有精度优先和速度优先两种分析模式,精度优先的分析模式取得了和国际同类研究相似的分析结果;速度优先的分析模式虽然精度有所降低,但是可以将分析速度提高至少3个数量级,因而在需要快速评估电路软错误敏感性的场合具有独特的应用价值。最后,以上面提出的速度优先的组合逻辑电路快速软错误率评估方法为基础,提出了一种以多目标遗传算法为基础的电路容软错误优化加固方法。利用标准库中具有相同逻辑功能但尺寸不同的逻辑门对电路中软错误脉冲的产生和传播特性影响不同的特点,通过多目标遗传算法优化配置Verilog网表中逻辑门的尺寸参数,从而达到对电路进行容软错误优化加固的效果。实验表明,与国际同类优化方法相比,本文方法具有相似的容软错误加固效果,但是在面积和延迟代价方面则远远优于国际同类方法,具有更好的综合性能。软错误敏感性评估是容软错误高可靠集成电路设计的基础与难点。本文提出的软错误敏感性评估与优化方法,可有效指导高可靠集成电路的设计工作,具有较好的理论意义和实际应用价值。
二、VHDL与仿真工具的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、VHDL与仿真工具的应用（论文提纲范文）
（1）面向FPGA的软错误故障模拟研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题来源 |
| 1.2 课题背景及研究的目的和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 硬件故障模拟研究 |
| 1.3.2 软件故障模拟研究 |
| 1.3.3 基于模拟仿真的故障注入研究 |
| 1.4 本文的主要研究内容 |
| 1.5 论文组织结构 |
| 第2章 面向FPGA故障模拟技术研究 |
| 2.1 SRAM型 FPGA的片上资源简介和故障发生特点 |
| 2.2 FPGA故障模拟技术研究 |
| 2.2.1 门级故障模拟模型和技术 |
| 2.2.2 基于TCL脚本的门级故障模拟技术 |
| 2.2.3 RTL级故障模拟研究 |
| 2.3 FPGA故障模拟工具总体框架方案 |
| 2.4 本章小结 |
| 第3章 FPGA故障模拟工具设计与实现 |
| 3.1 FPGA故障模拟工具的实现目标 |
| 3.2 门级故障模拟功能设计与实现 |
| 3.2.1 门级故障模拟单元查找结构的构造 |
| 3.2.2 门级故障模拟单元设计 |
| 3.2.3 TCL自动化脚本的构成 |
| 3.2.4 门级故障模拟单元实现流程 |
| 3.3 RTL级故障模拟功能设计与实现 |
| 3.3.1 VHDL代码扫描流程 |
| 3.3.2 RTL级故障传播网络的设计 |
| 3.3.3 RTL故障模拟单元的设计与实现 |
| 3.3.4 RTL故障模拟通信模块实现 |
| 3.4 RTL级故障模拟单元与门级故障模拟单元映射技术 |
| 3.4.1 前缀树自动机技术研究 |
| 3.4.2 故障模拟单元映射的实现 |
| 3.5 本章小结 |
| 第4章 FPGA故障模拟工具实验验证 |
| 4.1 故障模拟单元的具体实现流程 |
| 4.1.1 目标FPGA系统文件配置 |
| 4.1.2 门级故障模拟单元实例 |
| 4.1.3 RTL级故障模拟单元实例 |
| 4.2 故障模拟实验环境和工作运行负载 |
| 4.3 门级故障模拟实验结果 |
| 4.4 门级故障模拟单元和RTL级故障模拟单元映射功能验证 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（2）基于FPGA的智能交通信号控制系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 赣州交通管理现状和智能交通建设情况 |
| 1.4 论文的研究内容和组织结构 |
| 第二章 交通信号控制理论概述 |
| 2.1 智能交通系统概述 |
| 2.1.1 系统起源 |
| 2.1.2 系统发展概述 |
| 2.1.3 基于模糊控制的交通控制系统 |
| 2.2 交通信号控制系统整体方案设计 |
| 2.2.1 功能需求分析 |
| 2.2.2 系统整体框图 |
| 2.2.3 论文的关键技术 |
| 第三章 基于FPGA的信号控制技术 |
| 3.1 FPGA技术概述 |
| 3.1.1 FPGA技术简述 |
| 3.1.2 FPGA技术结构 |
| 3.1.3 FPGA技术发展方向 |
| 3.2 硬件描述语言知识简介 |
| 3.3 ISE工具简介 |
| 3.4 系统的硬件设计 |
| 3.4.1 系统的总体仿真 |
| 3.4.2 车辆检测子模块 |
| 3.4.3 车流量统计子模块 |
| 3.4.4 信号灯控制模块 |
| 3.5 外围电路设计 |
| 3.6 FPGA芯片功能实现 |
| 第四章 智能交通信号控制系统整体方案设计 |
| 4.1 交通信号控制系统概述 |
| 4.2 基于FPGA技术的交通控制功能 |
| 4.2.1 操作显示功能 |
| 4.2.2 信号机方案管理 |
| 4.2.3 信号机特殊状态控制 |
| 4.2.4 点、线、面协调控制 |
| 第五章 系统模块设计与仿真分析 |
| 5.1 车流量统计模块设计和仿真 |
| 5.2 时钟模块设计和仿真 |
| 5.3 交通信号控制模块设计和仿真 |
| 5.3.1 东西直行和左拐弯模块 |
| 5.3.2 南北直行和左拐弯模块 |
| 5.3.3 交通信号控制模块仿真结果分析 |
| 5.3.4 赣州城区10条道路绿波控制及测试效果 |
| 5.3.5 赣州城区4个拥堵区域协调控制及测试效果 |
| 第六章 总结和展望 |
| 参考文献 |
（3）双磁控忆阻动力学模型构建及FPGA硬件实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 来源与意义 |
| 1.2 相关领域的研究现状及发展前景 |
| 1.2.1 混沌电路的研究现状 |
| 1.2.2 忆阻器的研究现状 |
| 1.2.3 忆阻混沌电路的研究现状 |
| 1.2.4 基于FPGA技术实现混沌系统的研究现状 |
| 1.3 论文主要内容及安排 |
| 1.3.1 主要研究内容 |
| 1.3.2 本文结构 |
| 第二章 忆阻器基础理论 |
| 2.1 忆阻器简介 |
| 2.1.1 忆阻器的提出 |
| 2.1.2 常见忆阻器模型 |
| 2.1.3 广义忆阻器的定义 |
| 2.2 忆阻器的本质特征 |
| 2.3 忆阻器可编程模拟电路设计 |
| 2.3.1 忆阻器一端接地可编程电路 |
| 2.3.2 分压式忆阻器可编程电路 |
| 2.3.3 忆阻器通用编程模块 |
| 2.4 本章小结 |
| 第三章 双磁控忆阻混沌电路模型构建与仿真 |
| 3.1 混沌的刻画方法 |
| 3.2 忆阻模型构建 |
| 3.3 系统方程和动力学分析 |
| 3.3.1 双磁控忆阻混沌电路 |
| 3.3.2 平衡点及其稳定性分析 |
| 3.3.3 双磁控忆阻器模型参数变化动力学分析 |
| 3.4 忆阻混沌电路的Multisim仿真 |
| 3.5 本章小节 |
| 第四章 忆阻混沌电路DSP Builder实现 |
| 4.1 DSP Builder及其设计流程 |
| 4.2 忆阻混沌电路的离散化 |
| 4.3 忆阻混沌电路的DSP Builder设计 |
| 4.4 忆阻混沌电路的DSP Builder实现 |
| 4.5 SignalCompiler使用方法 |
| 4.6 本章小结 |
| 第五章 忆阻混沌电路FPGA硬件实现 |
| 5.1 FPGA概述 |
| 5.2 VHDL开发语言简介 |
| 5.3 开发环境 |
| 5.4 设计流程 |
| 5.4.1 DAC驱动模块设计 |
| 5.4.2 顶层文件设计 |
| 5.4.3 忆阻器模型与FPGA芯片接口 |
| 5.5 实验结果与分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间的研究成果 |
（4）面向单粒子翻转效应的模拟故障注入技术（论文提纲范文）
| 0 引言 |
| 1 传统基于VHDL故障注入技术 |
| 1.1 仿真命令技术 |
| 1.2 VHDL代码修改技术 |
| 2 故障注入平台设计 |
| 2.1 基于VHDL与C语言混合故障注入技术 |
| 2.2 SEU事件故障模型 |
| 2.3 故障注入平台设计与实现 |
| 2.3.1 整体结构 |
| 2.3.2 信号列表模块 |
| 2.3.3 故障生成模块 |
| 2.3.4 故障注入模块 |
| 2.3.5 硬件仿真器控制模块 |
| 2.3.6 用户界面 |
| 3 仿真验证 |
| 3.1 实验目标处理器 |
| 3.2 实验与分析 |
| 4 结束语 |
（5）基于FPGA的超声波探伤仪的硬件系统研制（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本课题的研究意义 |
| 1.4 论文研究内容和安排 |
| 第二章 超声波探伤基本原理及空心轴检测装置组成 |
| 2.1 超声波基本概念 |
| 2.2 超声波探伤的基本原理 |
| 2.3 空心轴超声波探伤仪系统组成 |
| 2.3.1 空心轴超声探头组件与探伤方法 |
| 2.3.2 探头探杆推进部件 |
| 2.3.3 对比试样轴 |
| 2.4 本章小结 |
| 第三章 超声波探伤硬件系统架构与若干关键技术 |
| 3.1 超声波探伤硬件系统的基本工作原理 |
| 3.2 超声波探伤硬件系统技术性能指标要求 |
| 3.3 硬件系统的若干关键技术 |
| 3.3.1 深度增益补偿技术 |
| 3.3.2 FIR数字带通滤波技术 |
| 3.3.3 数字包络检波技术 |
| 3.3.4 非均匀实时抽取技术 |
| 3.4 本章小结 |
| 第四章 超声波探伤硬件系统电路设计 |
| 4.1 硬件电路电源供应模块 |
| 4.2 超声探头激励与回波信号接收模块 |
| 4.3 深度增益补偿放大模块 |
| 4.3.1 可调增益补偿电路 |
| 4.3.2 增益放大器电路 |
| 4.4 高速模数转换采样模块 |
| 4.5 FPGA加载配置模块 |
| 4.6 芯片间通讯模块 |
| 4.7 以太网通讯接口模块 |
| 4.8 本章小结 |
| 第五章 FPGA开发环境与关键技术仿真实现 |
| 5.1 FPGA开发环境与仿真平台 |
| 5.1.1 ISE设计工具与EDA设计工具简介 |
| 5.1.2 数字滤波器的Matlab与FPGA开发环境 |
| 5.1.3 FPGA核心设计流程及设计实现语言 |
| 5.1.4 Xilinx的P核与System Generator模块 |
| 5.2 FIR数字带通滤波技术多平台仿真实现 |
| 5.3 VHDL仿真实现 |
| 5.3.1 数字包络检波方式VHDL仿真实现 |
| 5.3.2 非均匀实时抽取技术VHDL仿真实现 |
| 5.3.3 乒乓原理存储技术VHDL仿真实现 |
| 5.4 本章小结 |
| 第六章 硬件系统关键技术调试实现及PCB设计 |
| 6.1 电源模块调试 |
| 6.2 若干关键技术调试实现 |
| 6.2.1 深度增益补偿技术调试实现 |
| 6.2.2 FIR数字带通滤波技术调试实现 |
| 6.2.3 数字包络检波技术调试实现 |
| 6.2.4 非均匀实时抽取技术调试实现 |
| 6.3 硬件系统PCB设计 |
| 6.3.1 PCB层叠结构与EMC设计 |
| 6.3.2 PCB的布局与布线 |
| 6.4 空心轴超声波探伤仪实验与结果分析 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文的工作总结 |
| 7.2 研究工作的展望 |
| 参考文献 |
| 硕士在读期间所做的研究工作 |
| 致谢 |
（6）基于VHDL-AMS的ADC建模及仿真（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 课题提出背景 |
| 1.2 国内外发展现状 |
| 1.3 本文研究内容及章节安排 |
| 第二章 行为级建模及 VHDL-AMS 语言介绍 |
| 2.1 行为级建模思想及方法 |
| 2.1.1 简化物理模型 |
| 2.1.2 数值逼近法 |
| 2.2 VHDL-AMS 语言 |
| 2.2.1 VHDL-AMS 新特性 |
| 2.2.2 VHDL-AMS 建模举例 |
| 2.3 建模平台简介 |
| 2.3.1 SystemVision 简介 |
| 2.3.2 Simulink 简介 |
| 2.4 小结 |
| 第三章 ADC 的原理，分类及性能参数 |
| 3.1 ADC 的转换原理 |
| 3.1.1 采样及采样保持 |
| 3.1.2 量化 |
| 3.2 ADC 的分类 |
| 3.2.1 逐次逼近型 ADC |
| 3.2.2 FLASH 型 ADC |
| 3.2.3 流水线型 ADC |
| 3.2.4 Σ-Δ型 ADC |
| 3.3 ADC 的性能参数 |
| 3.3.1 静态参数 |
| 3.3.2 动态参数 |
| 3.4 小结 |
| 第四章 逐次逼近型 ADC 的模型建立及仿真 |
| 4.1 逐次逼近型 ADC 的 Simulink 模型分析 |
| 4.2 逐次逼近型 ADC 的 VHDL-AMS 模型建立 |
| 4.3 模型的仿真验证 |
| 4.4 小结 |
| 第五章 通用 ADC 的模型建立及仿真 |
| 5.1 通用 ADC 模型的建立 |
| 5.2 静态参数测量仿真 |
| 5.3 动态参数测量仿真 |
| 5.4 其他验证仿真 |
| 5.4.1 两种模型的仿真对比 |
| 5.4.2 简单电路的模型仿真 |
| 5.5 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（7）基于VHDL的故障注入工具的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 提高系统可靠性的方法 |
| 1.1.2 可靠性评测方法 |
| 1.2 国内外研究现状 |
| 1.3 本文主要研究内容 |
| 1.4 本文组织结构 |
| 第2章 故障注入技术的研究 |
| 2.1 故障注入理论的研究 |
| 2.1.1 故障的定义及分类 |
| 2.1.2 故障注入基本原理 |
| 2.2 故障注入技术的研究 |
| 2.2.1 基于硬件实现的故障注入 |
| 2.2.2 基于软件实现的故障注入 |
| 2.2.3 基于仿真实现的故障注入 |
| 2.2.4 基于 VHDL 的故障注入技术 |
| 2.3 关键技术的研究 |
| 2.4 本章小结 |
| 第3章 故障注入工具的设计 |
| 3.1 系统功能需求 |
| 3.2 系统总体架构 |
| 3.3 VHDL 语法分析器的设计 |
| 3.3.1 词法单元的分类 |
| 3.3.2 词法单元的提取 |
| 3.3.3 构建语法树 |
| 3.4 注入管理模块的设计 |
| 3.4.1 模块功能 |
| 3.4.2 VHDL 代码修改模块 |
| 3.4.3 控制宏生成模块 |
| 3.5 用户界面的设计 |
| 3.6 本章小结 |
| 第4章 故障注入工具的实现 |
| 4.1 VHDL 语法分析器的实现 |
| 4.1.1 扫描模块的实现 |
| 4.1.2 语法分析模块的实现 |
| 4.2 用户界面的实现 |
| 4.2.1 VHDL 文件分析界面 |
| 4.2.2 故障注入界面 |
| 4.3 注入管理模块的实现 |
| 4.3.1 VHDL 代码修改模块的实现 |
| 4.3.2 故障产生的实现 |
| 4.4 双机冷备份容错计算机的故障注入实验 |
| 4.4.1 系统的整体结构 |
| 4.4.2 系统工作流程 |
| 4.4.3 系统容错方案 |
| 4.4.4 故障注入实验 |
| 4.4.5 实验结果总结 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（8）基于VHDL的故障注入工具的研究（论文提纲范文）
| 1 基于VHDL的故障注入技术 |
| 1.1 仿真命令技术 |
| 1.1.1 信号操作 |
| 1.1.2 变量操作 |
| 1.2 VHDL代码修改技术 |
| 1.2.1 破坏方式 |
| 1.2.2 “突变”方式 |
| 2 故障注入工具 |
| 2.1 故障注入工具特点 |
| 2.2 结构框图 |
| 2.2.1 语法和句法分析模块 |
| 2.2.2 VHDL注入故障库 |
| 2.2.3 用户界面 |
| 2.2.4 批处理文件生成 |
| 2.2.5 VHDL仿真器 |
| 2.2.6 结果分析 |
| 2.3 故障类型和模式 |
| 3 应用实验 |
| 3.1 实验参数 |
| ① 故障数: |
| ② 目标对象负载: |
| ③ 故障类型: |
| ④ 故障注入时刻: |
| ⑤ 故障持续时间: |
| 3.2 实验结果 |
| (1) 故障持续时间对故障激活率的影响。 |
| (2) 故障持续时间对故障探测率的影响。 |
| (3) 故障持续时间对故障恢复率的影响。 |
| 4 结束语 |
（9）基于FPGA硬件设计和仿真方法探索与研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 项目研究背景介绍 |
| 1.1 传统FPGA的设计流程 |
| 1.2 本文的主要内容和选题的意义 |
| 1.3 论文的组织结构 |
| 第二章 FPGA和Matlab相结合方案的设计与实现 |
| 2.1 问题的提出 |
| 2.1.1 数字基带传输系统的原理 |
| 2.1.2 设计中遇到的具体问题 |
| 2.1.3 FPGA和Matlab相结合设计方案的提出 |
| 2.2 FPGA和Matlab相结合设计方案的应用 |
| 2.2.1 在滤波器设计过程中的应用 |
| 2.2.2 数字滤波器性能的验证 |
| 2.2.3 加性高斯白噪声的设计与实现 |
| 2.2.4 系统性能的分析与验证 |
| 2.3 该方案可视化界面的实现 |
| 2.4 该方案的硬件实现 |
| 2.4.1 在Modelsim中进行时序仿真 |
| 2.4.2 FPGA硬件下载调试 |
| 2.5 本章小结 |
| 第三章 基于DSP Builder设计方法的分析与应用 |
| 3.1 基于DSP Builder设计方法的意义 |
| 3.2 基于DSP Builder的设计流程 |
| 3.3 基于DSP Builder滤波器的设计 |
| 3.4 基于DSP Builder加性高斯白噪声的设计 |
| 3.5 数字基带传输系统的设计 |
| 3.6 本章小结 |
| 第四章 基于Scilab/Scicos-HDL设计方法的研究 |
| 4.1 Scicos-HDL工具箱与DSP Builder工具箱的对比 |
| 4.2 Scilab/Scicos-HDL简介 |
| 4.2.1 Scilab简介 |
| 4.2.2 Scicos简介 |
| 4.2.3 Scicos-HDL简介 |
| 4.3 Scicos-HDL设计方法的性能分析 |
| 4.3.1 信源模块设计的性能分析 |
| 4.3.2 滤波器模块设计的性能分析 |
| 4.3.3 高斯白噪声模块设计的性能分析 |
| 4.4 基于Scicos-HDL库模块设计技术的研究 |
| 4.4.1 Scicos-HDL的库模块的设计流程 |
| 4.4.2 模块设计技术的应用 |
| 4.4.3 连接系统、仿真验证 |
| 4.5 研究结果小结 |
| 4.6 三种方法的比较 |
| 第五章 结论和展望 |
| 5.1 结论 |
| 5.2 进一步的工作 |
| 附录 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术论文 |
（10）数字集成电路软错误敏感性分析与可靠性优化技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 软错误的物理模型 |
| 1.2.1 粒子辐射的来源 |
| 1.2.2 软错误的产生机理 |
| 1.3 容软错误电路设计需解决的问题 |
| 1.4 国内外研究现状 |
| 1.4.1 软错误敏感性评估 |
| 1.4.2 容软错误优化与加固方法 |
| 1.5 论文主要研究内容 |
| 1.6 论文结构 |
| 第2章 基于高层次仿真故障注入的软错误敏感性评估 |
| 2.1 引言 |
| 2.2 软错误的故障模型 |
| 2.3 仿真故障注入系统的理论模型 |
| 2.3.1 故障集F |
| 2.3.2 负载集W |
| 2.3.3 读回集R |
| 2.3.4 度量集M |
| 2.3.5 主控函数Ctrl |
| 2.3.6 前处理函数PreProc |
| 2.3.7 后处理函数PostProc |
| 2.4 基于语法分析技术的故障注入目标提取 |
| 2.5 仿真故障注入实验的加速技术 |
| 2.5.1 Ctrl 中的检查点恢复策略 |
| 2.5.2 PreProc 中的分层抽样策略 |
| 2.6 高层次仿真故障注入平台的构建 |
| 2.7 实验结果及分析 |
| 2.7.1 软错误敏感性评价标准 |
| 2.7.2 实验结果 |
| 2.8 本章小结 |
| 第3章 基于电路级仿真故障注入的软错误敏感性评估 |
| 3.1 引言 |
| 3.2 电路级软错误建模 |
| 3.3 软错误敏感性的评估方法 |
| 3.4 故障注入的自动化方法 |
| 3.4.1 Spice 解析器的设计及实现 |
| 3.4.2 软错误自动注入算法 |
| 3.5 故障注入平台的设计 |
| 3.6 实验结果及分析 |
| 3.6.1 普通电路的注入实验 |
| 3.6.2 加固电路的注入实验 |
| 3.7 本章小结 |
| 第4章 基于解析模型的软错误率评估方法 |
| 4.1 引言 |
| 4.2 门级SER 的计算方法 |
| 4.2.1 软错误的表征与传播 |
| 4.2.2 软错误屏蔽概率计算 |
| 4.2.3 SER 的计算 |
| 4.3 SER 分析平台的设计 |
| 4.3.1 门级网表的分析 |
| 4.3.2 工艺库建模 |
| 4.3.3 HSECT-ANLY 的实现 |
| 4.4 实验结果及分析 |
| 4.4.1 分析实验的设计 |
| 4.4.2 结果分析 |
| 4.5 本章小结 |
| 第5章 基于MOGA 的电路容软错误优化方法 |
| 5.1 引言 |
| 5.2 SER 优化问题的形式化 |
| 5.3 MOGA 优化算法的设计 |
| 5.3.1 算法结构 |
| 5.3.2 染色体和遗传算子设计 |
| 5.3.3 适应度评价函数设计 |
| 5.4 实验结果及分析 |
| 5.4.1 优化实验设计 |
| 5.4.2 优化结果及分析 |
| 5.4.3 优化算法的性能分析 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的学术论文 |
| 致谢 |
| 个人简历 |
四、VHDL与仿真工具的应用（论文参考文献）
- [1]面向FPGA的软错误故障模拟研究[D]. 孙日辉. 哈尔滨工业大学, 2019(02)
- [2]基于FPGA的智能交通信号控制系统设计[D]. 徐厚意. 江西理工大学, 2019(02)
- [3]双磁控忆阻动力学模型构建及FPGA硬件实现[D]. 陈皓琦. 江西理工大学, 2019(01)
- [4]面向单粒子翻转效应的模拟故障注入技术[J]. 于航,王晶,周继芹,李亚,张伟功. 计算机工程与设计, 2016(01)
- [5]基于FPGA的超声波探伤仪的硬件系统研制[D]. 井晨志. 南京信息工程大学, 2014(07)
- [6]基于VHDL-AMS的ADC建模及仿真[D]. 申振胜. 西安电子科技大学, 2014(11)
- [7]基于VHDL的故障注入工具的研究与实现[D]. 吴杰. 哈尔滨工业大学, 2013(03)
- [8]基于VHDL的故障注入工具的研究[J]. 陶鹏,马捷中,支新辉. 测控技术, 2011(09)
- [9]基于FPGA硬件设计和仿真方法探索与研究[D]. 张饶. 北京邮电大学, 2010(03)
- [10]数字集成电路软错误敏感性分析与可靠性优化技术研究[D]. 绳伟光. 哈尔滨工业大学, 2009(05)