一、利用反馈实现压控振荡器V-f特性的线性化（论文文献综述）
郑国强[1]（2021）在《考虑频率耦合特性的并网逆变器阻抗特性与稳定性研究》文中提出当前,我国以风力发电、光伏发电为主的新能源装机容量占比持续增加。并网逆变器在新能源并网过程中起着关键作用,然而在弱电网下,逆变器与电网间交互所产生的振荡现象会引起并网逆变器系统不稳定,严重危害区域电网的正常运行。本文以并网逆变器宽频带振荡机理及抑制方案为研究目标,分析了并网逆变器参数和频率耦合特性对并网逆变器系统稳定性的影响。进一步研究了电气参数对并网系统振荡程度的影响,并提出了抑制并网逆变器系统振荡的参数调节方案。首先,本文综合考虑了锁相环、电流环和电压环等控制环节引起的频率耦合现象,通过谐波线性化建模方法得到了考虑频率耦合特性的并网逆变器序阻抗解析式,从而进一步建立了并网逆变器的系统模型,并通过仿真验证了所建模型的准确性。由所建立的并网逆变器阻抗模型可知,其输出阻抗不仅与其拓扑结构和控制策略有关,还与逆变器控制参数有关。其次,基于已建立的频率耦合阻抗模型,对比研究了在忽略频率耦合特性与考虑频率耦合特性情况下,并网逆变器各控制器控制参数和功率参数与并网逆变器阻抗特性的关系,得出了影响频率耦合特性的主要因素。并在此基础上,从考虑频率耦合特性的序阻抗角度研究了逆变器并网时控制参数对系统稳定性的影响。最后,本文将时域下的灵敏度分析法与频域下的阻抗分析法相结合,通过计算并网逆变器阻抗对电气参数和控制参数的频域灵敏度,从而确定参数变化对并网逆变器系统振荡特性的影响程度。基于系统参数阻抗灵敏度的计算结果,提出了一种抑制并网逆变器振荡的控制参数调节方案,并结合阻抗稳定性判据对主导参数进行稳定性分析,为逆变器并网振荡时的参数调节提供了切实可靠的理论基础。
刘国超[2]（2021）在《基于PLL低相噪快捷变频率源的研究与设计》文中研究指明随着无线通信技术的发展,人们对微波信号提出了更高的要求:从高速模数转换器到雷达无线通信系统,都需要微波信号具有更高的频谱纯度和频率稳定性,以及更快捷的频率切换速度。产生微波信号的频率源作为微波无线系统的心脏,对其性能要求越来越苛刻,不仅要求信号输出相位噪声低、杂散抑制高以及信号频率切换快,还要求信号输出频率范围宽、频率分辨率高等。实现频率源的关键技术就是频率合成技术,因此频率合成技术已经成为频率源研究的新热点。本课题主要是基于锁相环（PLL）的频率合成技术实现一种低相位噪声且快速捷变的频率源。频率合成技术主要包括直接频率合成技术和间接频率合成技术,现代的频率合成技术常常采用二者混合的合成方法,将直接频率合成技术和间接频率合成技术搭配使用,取长补短,进而实现频率源更优的性能。本课题主要是在充分理解频率源工作原理和各项指标要求的前提下,针对频率源的不同模块进行优化创新:通过分析锁相环的相位噪声模型,研究锁相环各个模块对相位噪声的影响,提出了一种新的“混频+DDS分频PLL”频率源方案;同时研究直接数字频率合成技术（DDS）的工作原理和控制方式,采用现场可编程门阵列（FPGA）与数字模拟转换器（DAC）实现DDS的功能,结合其输出频率分辨率高、频率切换速度快和高杂散抑制的优势对频率源电路进行改进。本课题具体研究内容如下:1)针对新的频率源方案设计制作了9.5-10 GHz的频率源,并成功验证了新方案的可行性,最终频率输出在10 GHz时,相位噪声为-100 dBc/Hz@10k Hz。2)进行了DDS模块原理图与版图的设计。DDS采用FPGA控制高速DAC实现,实际测试输出1 GHz信号时,相位噪声为-133 dBc/Hz@10k Hz。单独测试DDS跳频时间在200 ns左右。3)采用新方案设计了10-20 GHz的低相噪快捷变频率源,在整个输出频率范围内,相位噪声优于-105 dBc/Hz@10k Hz,跳频时间小于10μs,输出功率最高可达5 dBm,杂散抑制可达-60 dBc。
李海波[3]（2021）在《高电源噪声抑制能力的锁相环设计》文中研究指明随着信息技术的快速发展,数字系统对于时钟信号的要求越来越高。锁相环作为频率综合器的重要实现方式广泛应用于数字系统、数据转换器、无线收发器等电路中,其性能的好坏成为制约数字系统快速发展的首要因素,因此对锁相环抖动性能的要求也更加严苛。电路中的电源电压总会含有噪声成分,而电源噪声会恶化锁相环输出时钟的抖动性能,因此基于高电源噪声抑制能力的锁相环设计就具有重要的应用价值与研究意义。文章首先对电荷泵锁相环工作原理和组成模块进行了介绍和分析。对模块及环路的线性模型进行了推导,在此基础上结合II型三阶电荷泵锁相环分析了环路稳定性和环路滤波器参数的相关设计。对锁相环噪声性能进行了介绍,对输出噪声造成影响的子模块噪声产生机理进行了研究,其中包括模块的非理想因素、器件噪声以及电源噪声。推导了噪声传输函数,结合模块噪声传输特性,分析了环路带宽及子模块参数对输出噪声的影响并给出了带宽和模块参数选取的原则。基于模块噪声产生原理及其影响,采用低抖动原则设计了一款高电源噪声抑制能力的锁相环电路。针对压控振荡器电路易受电源电压噪声影响的特点,采用锁相环环内电压调制的方案改善了锁相环输出噪声。提出了一种基于OTA的环内电压噪声调制电路,该电路相比于传统电压调制结构具有功耗和电源噪声抑制方面的优势。与传统结构锁相环的仿真结果相比,本文结构的峰峰值抖动改善了约40ps,具有较好的电源噪声抑制能力。基于SMIC 180nm工艺、在Cadence Spectre平台下对锁相环子模块以及整体电路进行了搭建与仿真验证,结合Matlab等软件进行了系统级参数求解。最后,完成了本文锁相环的相关版图设计。
黄福祥[4]（2021）在《高精度硅陀螺数字输出接口ASIC研究》文中认为硅陀螺具有体积小、低功耗、低成本、高精度和高可靠性等特点,作为核心器件在战术武器系统中得到了广泛的应用。硅陀螺接口ASIC是实现硅陀螺系统高度集成的关键技术之一。硅陀螺接口ASIC的数字化能够实现硅陀螺的高精度数字修正和补偿,从而有效地提高器件性能。同时接口电路数字化也是传感器技术发展的必由之路,因此硅陀螺数字输出接口ASIC的研究具有重要的意义和应用价值。高精度硅陀螺数字输出接口ASIC研究存在的主要问题有:硅陀螺敏感结构参数随环境温度的变化,影响了驱动环路的稳定性,使得硅陀螺系统的全温区偏置稳定性变差,目前缺乏此方面的研究报导;在硅陀螺数字输出接口电路的噪声研究中,现有的电荷放大器噪声模型尚不完善,接口电路的低噪声特性仍有提高空间;目前硅陀螺数字输出接口ASIC芯片中,哥氏信号数字解调电路模块结构复杂,硬件消耗过高,难以实现硅陀螺数字输出接口电路的高度集成。本文根据数字硅陀螺系统的工作原理,建立了硅陀螺数字输出接口电路的系统模型。在此基础上,针对硅陀螺数字输出接口电路存在的主要问题,开展了深入的研究。通过对驱动环路模型中敏感结构闭环自激回路的分析,建立了驱动环路的温度稳定性模型。通过模型仿真得到了温度、驱动环路中电路参数和驱动环路稳定性的关系,并通过实验验证了该模型的正确性。利用该模型的仿真结果指导驱动环路中电路设计,硅陀螺的全温稳定性提高了三倍。电路分析发现,传统的电荷放大器噪声模型忽略了前级的寄生电容效应,导致模型预测的噪声小于实际噪声。考虑该电容效应后,重新对电荷放大器进行噪声分析,建立了新的电荷放大器噪声模型。利用新模型仿真得到电路参数与噪声的关系来指导电路设计。实验数据表明,实际噪声与该模型的偏差仅为3%,远小于传统模型15%的偏差值。采用新的电荷放大器模型优化电路的低噪声特性,电荷放大器输出信号的噪声密度降低了60.3%。传统哥氏信号数字解调通过两路模数转换器,将驱动电压和哥氏信号数字化,并在数字域滤波后进行乘法运算完成数字解调,这导致模数转换模块和数字滤波器的数量过多,电路结构比较复杂。提出一种新的电路结构对该模块进行简化,采用带通Σ-Δ调制器和锁相环结构实现。新结构使用锁相环为带通Σ-Δ调制器提供时钟信号和解调信号,只对哥氏信号进行数字化且不需要经过数字滤波器即可完成数字解调,在保证原有性能的基础上,减少了一个模数转换器和两个数字滤波器硬件消耗,显着提高了接口电路的集成度。在上述研究成果的基础上,设计了一款新式硅陀螺数字输出接口ASIC。采用0.35μm的BCD工艺进行电路仿真、版图设计、后仿真验证和流片,芯片面积为4.8mm×5.0mm。硅陀螺数字输出接口ASIC与北京大学的硅陀螺敏感结构结合进行整机测试,实现了0.0015°/s/Hz1/2的噪声密度,0.0042%的非线性度,0.5°/h（1σ）的偏置稳定性,10°/h（1σ）的全温稳定性。研制的硅陀螺数字输出接口ASIC具有高精度、高集成和高全温稳定性和数字补偿等优势,可用于偏置稳定性为0.5°/h的高精度硅陀螺,对其他种类陀螺数字输出接口ASIC的研究也具有参考价值。
顾博[5]（2020）在《面向物联网应用的低功耗压控振荡器设计》文中提出物联网技术正在加速对现代生活方式产生深刻影响。在物联网技术的大潮下,Wi Fi、蓝牙和Zigbee等基于工业、科学、医疗（Industrial Scientific Medical,ISM）频段的短距通信技术在终端应用场景中发挥着重要作用。相应地,对低压、低功耗、高质量射频收发机的需求也快速增长,同时促进了高性能锁相环（Phase Locked Loop,PLL）和频率综合器的发展。作为PLL的重要组成部分,压控振荡器（Voltage Controlled Oscillator,VCO）提供本振信号,对通信系统整体性能有着重要影响。因此,低功耗、低相噪压控振荡器的研究,具有重要的学术意义和工程实用价值。论文面向物联网通信的应用,设计了一款适用于ISM频段射频收发机的低功耗压控振荡器。为了减轻片内功放（Power Amplifier,PA）频率牵引的影响,压控振荡器核心电路工作4.8GHz～5GHz处,而后级联正交二分频电路经缓冲放大后输出本振信号。论文在深入研究传统压控振荡器结构和相位噪声机理的基础上,对C类压控振荡器进一步创新,设计了一种双路反馈结构。该结构通过比较压控振荡器输出信号谷值和尾电流源过驱动电压并进行反馈,自适应调整交叉耦合管的耦合电压,实现了动态直流偏置。与传统结构相比,该改进结构进一步提升了晶体管的导通效率,同时降低了功耗和相位噪声,且具有更好的工艺、电压和温度（Process Voltage Temperature,PVT）鲁棒性。为了避免间歇振荡,本文在合理近似后对大信号下电路的稳定性进行了分析,并对分析结果进行了仿真验证,保证了电路的可靠性。同时,本文在传统电流模逻辑（Current Mode Logic,CML）的基础上,改进了传统的高速二分频电路。该电路通过在传统结构中增加少量晶体管,在有效改善上升和下降时间匹配的同时可以降低电路功耗,提升输出摆幅。此外,还完成了基于二分法的自动频率校准（Automatic Frequency Calibration,AFC）电路的设计并在相关平台下进行了验证。本文设计的压控振荡器原型在TSMC 40nm CMOS工艺下完成了设计和版图后仿真。仿真结果表明,在0.8V电源电压下,本文所设计的压控振荡器能正确产生正交2.4～2.5GHz信号,相位噪声小于-121d Bc@1MHz,功耗约1m W。应用该电路设计的锁相环及收发机芯片已进行了初步的流片验证,结果表明电路功能正常,锁相环整体带外噪声为-116d Bc@1MHz,满足物联网通信的应用需求。
张杨[6]（2020）在《高可靠低噪声频率综合器设计技术研究》文中认为频率综合器不仅广泛应用于北斗导航卫星、遥感卫星及通信卫星等航天工程型号,而且在4G通信、5G通信、雷达测量、电子对抗等领域得到了广泛的应用。频率综合器给这些系统提供高精度的时钟、本振信号,频率综合器的频率范围、相位噪声、环路锁定时间等关键指标对系统的灵敏度以及信道切换有较大影响。正因如此,研究一款低相位噪声的频率综合器对于提升系统的关键特性具有重要的意义。针对各类通信系统对高性能频率综合器的应用需求,本论文设计了一款高可靠低噪声频率综合器电路。主流的频率综合技术有三种,直接模拟型频率综合器频率转换时间短、速度快,但芯片面积大且功耗较高;直接数字频率综合器均由数字电路构成,芯片面积小,功耗低,但受限于DAC的性能指标;锁相环型频率综合器具有集成度高,体积小,功耗低等优点且技术成熟,结合论文设计要求选用锁相环型频率综合器完成此次设计。鉴于低噪声的设计要求,本文选择噪声性能更好地整数型锁相环频率综合器。本文的创新点在于使用1/f噪声性能更优异的HBT管代替MOS管获得更好的噪声性能;采用低噪声结构完成对鉴频鉴相器的设计,通过MATLAB实现对频率综合器整体相位噪声的仿真。论文针对传统鉴频鉴相器关键路径过长以及死区效应等问题,提出了一种基于动态逻辑结构的电路,可以保证鉴频鉴相电路工作在更高的频率,减小了电路噪声;为了保证电路有足够的驱动能力,在SCL锁存器采样电路后设计驱动电路;针对压控振荡器中调谐范围和相位噪声难以兼得的问题,提出采用开关电容结构以保证宽的调谐范围和低的相位噪声。本文采用0.18um Si Ge Bi CMOS工艺,测试结果表明频率综合器电路能够产生1.7GHz-2.3GHz的射频输出信号（其中一个VCO的输出频段）;分频器可以实现600MHz-5GHz频率工作范围;鉴频鉴相器鉴相频率最高可达100MHz;频率综合器的归一化相位噪声达到-230d Bc/Hz,与国内、外最高水平相近,满足论文对低相噪频率综合器的设计要求。
王立姣[7]（2020）在《基于交叉耦合的低相位噪声LC压控振荡器研究与设计》文中提出压控振荡器（VCO）广泛应用于锁相环、高速时钟等电路系统当中。相对于其他压控振荡器结构,LC压控振荡器具有输出信号相位噪声更低的优点,所以它得到了更为广泛的应用。为实现低相位噪声VCO,本文从振荡器电路非线性恶化相位噪声的问题上展开研究,并根据研究提出了振荡器改进结构。本文通过Groszkowski效应将振荡器电路的非线性与相位噪声联系起来,量化了振荡器中电压谐波含量变化引起的闪烁噪声上变频。通过计算振荡器输出电压总谐波失真（THD）量化了振荡器电路的非线性,分析了非线性对振荡器1/f3区域相位噪声的影响。并且根据分析结果,提出了一种减小交叉耦合管非线性的方法:通过减小交叉耦合管的宽度W来减小交叉耦合管非线性,从而降低由Groszkowski效应引起的振荡器1/f3区域相位噪声。基于对LC振荡器电路非线性的研究,本文提出了基于负反馈的晶体管线性化技术,设计了一种基于交叉耦合管线性化技术的低相位噪声LC-VCO。该LC-VCO在经典差分LC-VCO拓扑结构基础上增加了自启动开关系统,并引入了基于负反馈的交叉耦合管线性化技术。自启动开关系统能保证该LC-VCO启动速度与经典差分LC-VCO相同。基于负反馈的交叉耦合管线性化技术降低了Groszkowski效应引起的1/f3区域相位噪声,增大了振荡器输出幅度,降低了1/f2区域相位噪声。在Cadence Virtuoso软件中采用TSMC 0.18-μm工艺仿真验证,结果表明:本文提出的LC-VCO振荡频率范围为1.98～2.14GHz。在振荡频率为2GHz时,10k Hz和1MHz频偏处的相位噪声为-75.9dBc/Hz和-121.5dBc/Hz,比经典差分LC-VCO分别降低了6.0dB和1.6dB。
宗嘉[8]（2020）在《C波段频率综合器的环路建模及低相噪VCO的电路设计》文中进行了进一步梳理本文面向5G通信系统中的高速应用,基于电荷泵锁相环结构设计了频率覆盖范围为1GHz-8GHz的全集成∑-（?）小数频率合成器。全频率范围由两个片内压控振荡器（VCO）覆盖,自动频率控制电路（AFC）自动选择VCO子频段,滤波器位于片外。论文从研究背景和意义出发,阐述了频率合成器的基本工作原理和性能指标,在此基础上确定了系统结构。分析了电荷泵锁相环（CPLL）的线性模型和相位噪声模型,在选用三阶无源滤波器的情况下,计算了各电路的相位传递函数,为CPLL的建模（包含抖动）做准备。本文依据CPLL的原理和线性化模型计算环路参数,并基于Verilog-A实现地锁相环模型对环路参数进行了分析评估和优化设计。在模块电路方面,文章详细论述了VCO电路的设计,包含VCO的参数选取、相噪优化以及版图绘制。论文最后给出了频率合成器版图绘制的细节以及环路测试方案和测试结果。该频率合成器使用0.18mm SiGe BiCMOS工艺设计,测试结果显示低频VCO频率覆盖3.88GHz-5.772GHz范围,高频VCO频率覆盖5.47GHz-7.75GHz范围,因此VCO频率总覆盖范围为3.88GHz-7.75GHz。由于VCO的输出缓冲设计含2分频和4分频选项,频率综合器的输出频率可覆盖1GHz-7.75GHz,完全适用于5G技术的sub-6G频段。测试结果表明参考频率为50MHz时频率合成器6GHz处的相噪为-114.5d Bc/Hz@1MHz,-87d Bc/Hz@10k Hz。
廖一龙[9]（2020）在《CMOS多模多频小数频率综合器的关键技术研究与实现》文中研究指明5G移动通信的迅猛发展和数据流量的飞速攀升,必然要求未来的移动通信集成电路能够覆盖绝大部分2/3/4/5G移动通信频段和相应的通信制式。而CMOS工艺的不断进步和发展,也使得CMOS工艺成为多模多频全集成射频前端电路实现的优选工艺之一,因此,研究CMOS工艺下的频率综合器设计具有重要的现实意义。本论文以当前5G移动通信的应用场景为背景,基于65nm LP CMOS工艺,研究并设计了能覆盖绝大部分2/3/4/5G移动通信sub-6GHz频段的多模多频的小数PLL频率综合器,并针对其中的关键电路模块提出了相应的技术改进方案。论文主要研究内容和创新点如下:从PLL频率综合器的整体结构出发,阐释了锁相环频率综合器的基本原理。介绍了频率综合器设计的常见性能指标,并在频谱纯度指标中引入了相位噪声和杂散的定义。然后,基于连续时间线性化相位分析模型分析了PLL频率综合器各模块的噪声传输函数,接着分析了环路的稳定性和动态响应等特性。为有效延长delta sigma调制器的输出周期长度并减小量化噪声功率谱密度,首先详细分析了调制器量化噪声对小数PLL频率综合器相位噪声的影响,然后基于确定性法（Deterministic method）,提出了采用负反馈技术构成质数模数的单环负反馈MASH DDSM结构,理论分析和FPGA验证均表明,该结构具有目前文献记载的最大的输出周期长度,可以有效减小调制器的量化噪声功率谱密度;接着基于扰动法（Stochastic method）,提出了采用外加扰动信号延长SP-MASH DDSM输出周期长度的方法,理论分析和FPGA验证均表明,该方法可以有效减小SP-MASH DDSM在半量化步长输入下的量化噪声功率谱密度。为覆盖2/3/4/5G移动通信sub-6GHz的绝大部分频段并减小电路功耗,采用电流复用和电感切换技术,设计实现了一款6比特控制字的宽带VCO芯片,测试结果表明,该VCO输出频率可以连续地从3.991GHz调谐到9.713GHz,在整个频率调谐范围内的相位噪声为-93.09～-111.97d Bc/Hz,VCO核心电路在1.2V电源电压下消耗电流为3.7～5.1m A,优值FOMT为-191～-197d Bc/Hz。为进一步减小delta sigma调制器量化噪声对小数频率综合器的相位噪声的影响,基于同步4分频相位切换技术设计了0.5步进的可编程分频器链路。后仿真表明,该分频器链路的工作频率范围为5～12GHz,分频比覆盖范围为60.5～252,1.2V电源电压下的电流消耗为9.022～10.367m A（包含测试buffer功耗）。此外,针对宽带PLL频率综合器环路中的快速锁定问题和带宽偏移问题,分析并设计了采用频率比较法的自动频率校准电路以及采用可编程电荷泵动态调节电荷泵电流的环路带宽校准单元。理论分析和仿真验证表明,该自动频率校准电路和环路带宽校准单元的校准时间为13.02us。最后,基于以上电路单元完成了整个多模多频小数频率综合器的版图设计工作并交付流片。整个芯片占用面积约为0.94mm×1.06mm（包含焊盘）。
王维波[10]（2019）在《微波毫米波单片集成电路设计技术研究》文中研究指明随着微波单片集成电路技术的发展,毫米波MMIC芯片的制造加工技术日益成熟,由于毫米波具有分辨率高、带宽大等特点,已经逐渐在雷达探测、毫米波成像、精确制导、点对点局域通信、毫米波防撞雷达等军民领域得到大量应用。近年来,随着“大数据”、“人工智能”及移动互联网时代的来临,万物互联的智能化需求日益迫切,人类需要快速、实时地在任何地点能够处理海量的信息,传统的3G、4G移动通信技术的带宽瓶颈愈加凸显,因此,迫切需要更大带宽的移动通信技术来适应这种新技术的发展,然而,由于微波技术多年的发展,低频段频谱资源已经拥挤不堪,迅速衰竭,无线通信及设备技术不得不向毫米波及更高频段寻找资源,5G毫米波通信技术便应运而生,迅速成为当前工业界及学术界的研究热点。相比传统的通信技术,5G通信技术具有更高的调制带宽、更复杂的调制模式,因此对系统的线性度指标和EVM指标有着更高的要求,然而,由于毫米波芯片工作频率的提高,其噪声系数、线性度、相位噪声、效率等关键性能指标较低频出现明显的恶化,虽然毫米波工作可以在理论上提供丰富的带宽资源,但是器件及电路性能又会因为高频工作而形成不可避免的损失,使得毫米波通信用芯片的研发更为艰难。虽然毫米波MMIC芯片已经在不同领域得到应用,但是大多数芯片产品集中在传统的探测、雷达领域,尚未形成全面面向线性度、EVM、效率等通信系统关键指标兼顾的设计方法,加之高频电磁场耦合效应明显增加、电磁场仿真技术的精度恶化等原因,导致毫米波电路设计技术出现很多新的挑战,本文在这种背景下,通过仔细研究器件模型在高频出现的新情况,探索了毫米波高精度模型提取方法,面向毫米波通信系统的要求,研究不同功能电路的设计理论和方法,最终完成了LNA、PA、Mixer、Multiplier及VCO多种芯片的设计和实际验证,通过这些芯片的设计与制作,为5G毫米波通信电路设计探索了一些重要的思路方法。主要研究内容及研究成果分为以下几个方面:1.为了提高毫米波MMIC设计的精度和成功率,本文研究了毫米波器件模型提取技术。从分析器件模型在高频工作时的分布效应、寄生效应等方面开始,分析了器件模型在毫米波工作时的特点,研究了器件的自热效应、DC-AC色散效应,分布效应等几种高频效应以及电磁场仿真边界条件校准技术,分析了目前使用毫米波器件模型的主要误差来源,提出了一种栅宽、栅指数可以任意精确缩放的小信号模型提取技术,为后续的电路设计提供了很好的基础。2.研究了毫米波功率放大器的效率与线性度兼顾设计问题,通过分析高效率放大器设计中的谐波控制、低损耗匹配网络、有源动态偏置、及高线性“甜区”设计等几种关键技术,研究了器件谐波控制技术和线性度技术的关系及折中的设计方法,同时对功率放大器设计中最为重要的奇模振荡、杂散及分频、栅电流设计等问题进行了研究,最终利用“甜区”偏置和高效率谐波控制补偿结合的方法实现了线性度和高效率性能的折中设计,通过一种Ka波段平衡式功率放大器和一种W波段高功率放大器验证了设计方法的准确性,实现了毫米波通信发射系统关键芯片的设计技术研究。3.研究了毫米波VCO低相位噪声设计技术。通过分析相位噪声的形成机理和物理来源,对比不同形式拓扑结构的VCO电路,讨论了低相位噪声VCO设计的关键技术,通过负阻振荡方法研究了电路的起振和稳定条件对VCO设计的指导作用,详细研究了振荡器地相位噪声设计的偏置选择方法,归纳总结了互相锁定技术在低相位噪声VCO设计中的关键作用,最终通过制作Ka波段和W波段两种VCO MMIC,为高频通信系统的信号源开发做出了探索。4.为了提高毫米波混频器和倍频器的相位噪声、线性度等性能,研究了电路平衡性对电路线性度、相位噪声等性能指标的影响,总结了混频器和倍频器的相位噪声及非线性的来源,分析了巴伦、正交耦合器不平衡性对通信系统的相位噪声及线性度的影响机理,并提出了相应的设计改进方法;同时从二极管非线性模型,高性能混频二极管技术方面研究了限制无源混频器中工作带宽和性能的因素;分析了二极管饱和特性和IQ混频器镜像抑制度的关系,研究了混频器交调信号的产生机理和主要来源和线性化设计技术。最终参考这些理论设计了Ka波段管堆式双平衡混频器、W波段单平衡混频器、C波段宽带IQ混频器和V波段IQ混频器等多款混频器芯片;同时研究了毫米波倍频源的设计方法,通过分析不同电路拓扑的优缺点,分析了E类倍频、平衡式倍频、F类倍频等类型的设计方法,对倍频器及其缓冲放大器的设计要点进行了分析,最终实现了Ka波段高抑制度有源四倍频器芯片及完整的毫米波系统变频电路的设计方案。5.为了提高毫米波低噪声放大器的设计精度,研究了毫米波低噪声放大器的精确设计方法。从分析器件的噪声性能及不同噪声模型的区别入手,结合经典的两端口噪声理论,仔细分析了器件单指栅宽和栅指数的寄生、分布效应,研究了器件偏置点对噪声系数如何施加影响,最终提出了一种可以精确量化的低噪声设计放大器方法,分析得出了最佳单指栅宽和栅指数、最佳偏置工作点、最佳负反馈电感等条件的精确量化依据,同时根据理论分析并提出了面向宽带、窄带要求工作时低噪声放大器设计的设计流程,通过一款W波段低噪声放大器芯片验证了设计理论的正确性,为毫米波接收前端的设计打下了基础。本论文中通过研制几种典型的毫米波电路MMIC,对相关电路设计理论和方法进行了细致的探索,这些理论和方法具有一定的学术和工程价值,文中所有芯片的制作和研制均是基于南京电子器件研究所（NEDI）的化合物半导体工艺平台,其中多款产品已经大量在通信等装备中使用,解决了我国在毫米波雷达、通信领域中一些关键性元器件的国产化,为我国自主研发毫米波芯片做出了一定的探索。本论文主要有以下几种创新性研究成果:（1）提出了一种可有效提高毫米波器件模型精度,并在毫米波频段可实现精确缩放的分布式器件建模技术。研究了毫米波器件模型提取技术中的误差来源,通过对器件高频分布效应、交直流色散效应,以及等器件模型精度的分析,提出了无源校准结构设计和电磁场仿真误差修正方法。利用该模型,设计并制备出输出功率大于5W的3mm波段氮化镓功率放大器芯片,技术指标国际领先。（2）采用F类功率放大和“线性甜区”结合的方法,设计并制备了一种平衡式Ka波段高效高线性中功率放大器芯片。芯片具有附加效率高、线性度指标优良、对负载阻抗变化不敏感等优点,已经成功用于国内的军民电子领域。（3）提出了一种基于最小噪声系数、噪声电阻、器件尺寸等物理参数分析的毫米波低噪声放大器芯片的全局优化性设计方法,避免了传统低噪声电路设计经验引入的随意性,并设计出一种W波段平衡式低噪声芯片,实测结果表明噪声系数等性能良好。
二、利用反馈实现压控振荡器V-f特性的线性化（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、利用反馈实现压控振荡器V-f特性的线性化（论文提纲范文）
（1）考虑频率耦合特性的并网逆变器阻抗特性与稳定性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 三相并网逆变器建模研究现状 |
| 1.2.2 三相并网逆变器稳定性分析方法研究现状 |
| 1.3 本文主要研究内容 |
| 第2章 三相并网逆变器小信号建模 |
| 2.1 引言 |
| 2.2 频率耦合产生及特点 |
| 2.3 考虑频率耦合特性的三相并网逆变器建模 |
| 2.3.1 并网逆变器平均模型 |
| 2.3.2 直流电压环小信号模型 |
| 2.3.3 锁相环小信号模型 |
| 2.3.4 电流环及调制小信号模型 |
| 2.3.5 并网逆变器解析模型 |
| 2.4 并网逆变器解析模型验证 |
| 2.5 本章小结 |
| 第3章 并网逆变器导纳特性与稳定性分析 |
| 3.1 引言 |
| 3.2 忽略频率耦合的并网逆变器导纳特性研究 |
| 3.2.1 锁相环对逆变器导纳特性的影响 |
| 3.2.2 电流环对逆变器导纳特性的影响 |
| 3.2.3 电压环对逆变器导纳特性的影响 |
| 3.2.4 滤波电感和直流侧电容对逆变器导纳特性的影响 |
| 3.3 考虑频率耦合的并网逆变器导纳特性研究 |
| 3.3.1 锁相环对逆变器输出导纳特性的影响 |
| 3.3.2 电流环对逆变器输出导纳特性的影响 |
| 3.3.3 直流电压环对逆变器输出导纳特性的影响 |
| 3.3.4 滤波电感和直流侧电容对输出导纳特性的影响 |
| 3.4 影响频率耦合特性因素 |
| 3.5 考虑频率耦合的并网逆变器系统稳定性分析 |
| 3.5.1 阻抗稳定性分析理论基础 |
| 3.5.2 忽略频率耦合的并网逆变器系统稳定性分析 |
| 3.5.3 考虑频率耦合因素的并网逆变器系统稳定性分析 |
| 3.6 本章小结 |
| 第4章 逆变器并网系统振荡抑制措施 |
| 4.1 引言 |
| 4.2 频域灵敏度分析理论基础及系统模型 |
| 4.2.1 频域灵敏度理论基础 |
| 4.2.2 并网逆变器系统数学模型 |
| 4.3 并网逆变器系统频域灵敏度分析 |
| 4.3.1 控制参数频域灵敏度计算 |
| 4.3.2 控制参数频域灵敏度分析 |
| 4.4 控制参数调整措施 |
| 4.5 本章小结 |
| 总结与展望 |
| 参考文献 |
| 致谢 |
（2）基于PLL低相噪快捷变频率源的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文内容及章节安排 |
| 第二章 频率合成基本理论 |
| 2.1 频率源主要性能指标 |
| 2.1.1 相位噪声 |
| 2.1.2 跳频时间 |
| 2.1.3 杂散抑制 |
| 2.1.4 其他指标 |
| 2.2 PLL基本原理 |
| 2.2.1 鉴相器 |
| 2.2.2 环路滤波器 |
| 2.2.3 压控振荡器 |
| 2.2.4 PLL相位噪声分析 |
| 2.3 DDS基本原理 |
| 2.3.1 相位累加器 |
| 2.3.2 正弦查找表 |
| 2.3.3 数模转换器 |
| 2.3.4 DDS杂散分析 |
| 2.4 本章小结 |
| 第三章 频率源方案设计与分析 |
| 3.1 混合式频率源方案设计 |
| 3.1.1 DDS激励PLL频率合成 |
| 3.1.2 PLL内插DDS频率合成 |
| 3.1.3 DDS混频PLL频率合成 |
| 3.1.4 DDS分频PLL频率合成 |
| 3.2 频率源总体方案设计 |
| 3.2.1 技术指标要求 |
| 3.2.2 频率源方案设计 |
| 3.3 前期方案探索 |
| 3.3.1 前期方案分析 |
| 3.3.2 前期方案验证 |
| 3.3.3 前期方案测试 |
| 3.4 本章小结 |
| 第四章 频率源各模块电路设计实现 |
| 4.1 DDS模块的设计 |
| 4.1.1 关键器件的选型 |
| 4.1.2 JESD204B协议 |
| 4.1.3 关键电路的设计 |
| 4.1.4 关键电路的调试 |
| 4.2 PLL模块设计 |
| 4.2.1 器件选择 |
| 4.2.2 无源仿真 |
| 4.2.3 电路板调试 |
| 4.2.4 电路整体测试 |
| 4.3 问题总结 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）高电源噪声抑制能力的锁相环设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国内研究现状 |
| 1.2.2 国外研究现状 |
| 1.3 本文主要内容与章节安排 |
| 第二章 电荷泵锁相环基础 |
| 2.1 锁相环概念 |
| 2.2 锁相环子模块 |
| 2.2.1 鉴频鉴相器 |
| 2.2.2 电荷泵 |
| 2.2.3 环路滤波器 |
| 2.2.4 压控振荡器 |
| 2.2.5 分频器 |
| 2.3 锁相环环路传输特性 |
| 2.3.1 环路传输函数 |
| 2.3.2 环路稳定性 |
| 2.4 本章小结 |
| 第三章 低抖动高电源噪声抑制锁相环 |
| 3.1 锁相环相位噪声概念 |
| 3.2 锁相环相位噪声特性 |
| 3.2.1 锁相环模块噪声传输函数 |
| 3.2.2 模块噪声对输出抖动的影响 |
| 3.2.3 电源噪声对输出抖动的影响 |
| 3.3 高电源噪声抑制模块的设计与仿真 |
| 3.3.1 基于LDO的环外电压噪声调制 |
| 3.3.2 锁相环环内电压噪声调制 |
| 3.3.3 本文提出的高电源噪声抑制电路 |
| 3.3.4 仿真与对比 |
| 3.4 本章小结 |
| 第四章 子模块电路的设计与仿真 |
| 4.1 锁相环参数 |
| 4.2 锁相环子模块 |
| 4.2.1 压控振荡器 |
| 4.2.2 鉴频鉴相器 |
| 4.2.3 电荷泵电路 |
| 4.2.4 环路滤波器 |
| 4.2.5 分频器 |
| 4.3 电流基准源 |
| 4.3.1 电流基准源 |
| 4.3.2 本文采用的基准电路 |
| 4.4 整体电路仿真与验证 |
| 4.5 版图设计 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（4）高精度硅陀螺数字输出接口ASIC研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 硅陀螺及其接口电路国内外研究现状 |
| 1.2.1 国外硅陀螺及其接口电路研究现状 |
| 1.2.2 国内硅陀螺及其接口电路研究现状 |
| 1.3 硅陀螺接口电路发展趋势和存在的主要问题 |
| 1.4 研究目的和意义 |
| 1.5 本文的主要研究内容 |
| 第2章 硅陀螺系统工作原理 |
| 2.1 引言 |
| 2.2 硅陀螺系统工作原理 |
| 2.2.1 硅陀螺驱动原理 |
| 2.2.2 硅陀螺检测原理 |
| 2.2.3 硅陀螺敏感结构电学模型 |
| 2.3 数字硅陀螺系统级模型 |
| 2.4 本章小结 |
| 第3章 硅陀螺驱动电路温度特性研究 |
| 3.1 引言 |
| 3.2 驱动电路温度稳定性模型建立 |
| 3.3 驱动电路温度稳定性模型仿真 |
| 3.4 驱动电路设计的优化 |
| 3.4.1 环路增益的优化 |
| 3.4.2 相位响应的优化 |
| 3.5 驱动电路温度稳定性模型验证 |
| 3.6 本章小结 |
| 第4章 硅陀螺接口电路的噪声特性研究 |
| 4.1 引言 |
| 4.2 硅陀螺整体噪声构成 |
| 4.3 已有电荷放大器噪声模型 |
| 4.4 改进的电荷放大器噪声模型的建立 |
| 4.5 电荷放大器电路的噪声优化 |
| 4.6 本章小结 |
| 第5章 哥氏信号数字解调电路的改进 |
| 5.1 引言 |
| 5.2 传统哥氏信号数字解调原理 |
| 5.3 哥氏信号数字解调电路新结构 |
| 5.4 哥氏信号数字解调电路新结构的设计 |
| 5.4.1 带通Σ-Δ调制器电路设计 |
| 5.4.2 锁相环电路设计 |
| 5.4.3 数字解调模块整体电路仿真 |
| 5.5 本章小结 |
| 第6章 硅陀螺数字输出接口ASIC设计与测试 |
| 6.1 引言 |
| 6.2 硅陀螺数字输出接口ASIC设计 |
| 6.2.1 驱动电路设计 |
| 6.2.2 检测电路设计 |
| 6.3 硅陀螺数字输出接口ASIC版图设计和后仿真 |
| 6.4 硅陀螺数字输出接口ASIC芯片测试 |
| 6.4.1 硅陀螺接口ASIC驱动电路的测试 |
| 6.4.2 硅陀螺接口ASIC检测电路的测试 |
| 6.4.3 硅陀螺接口ASIC整体测试 |
| 6.5 数字硅陀螺整机测试 |
| 6.5.1 数字硅陀螺刻度因数与非线性度的测试 |
| 6.5.2 数字硅陀螺噪声测试 |
| 6.5.3 数字硅陀螺偏置稳定性测试 |
| 6.5.4 数字硅陀螺温度特性测试 |
| 6.6 测试结果分析与讨论 |
| 6.7 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的论文及其它成果 |
| 致谢 |
| 个人简历 |
（5）面向物联网应用的低功耗压控振荡器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容及设计指标 |
| 1.4 论文组织结构 |
| 第二章 压控振荡器概述 |
| 2.1 压控振荡器原理及指标 |
| 2.1.1 振荡器基本结构 |
| 2.1.2 压控振荡器主要指标 |
| 2.2 相位噪声基本理论 |
| 2.2.1 Lesson模型 |
| 2.2.2 Razavi模型 |
| 2.2.3 Abidi模型 |
| 2.2.4 Hajimiri模型 |
| 2.2.5 相位噪声在锁相环中的传递 |
| 2.3 相位噪声降低技术 |
| 2.3.1 降低相位噪声的一般方法 |
| 2.3.2 噪声滤波技术 |
| 2.3.3 效率提升技术 |
| 2.4 间歇振荡 |
| 2.5 本章小结 |
| 第三章 低电压压控振荡器设计 |
| 3.1 双路反馈压控振荡器整体结构设计 |
| 3.2 LC谐振腔及调谐模块设计 |
| 3.2.1 LC谐振腔设计 |
| 3.2.2 数字调谐阵列设计 |
| 3.2.3 变容管单元设计 |
| 3.3 环路稳定性分析 |
| 3.3.1 共模环路稳定性 |
| 3.3.2 振幅稳定性 |
| 3.4 改进型低功耗轨到轨运放设计 |
| 3.5 电路前仿真验证 |
| 3.5.1 瞬态波形 |
| 3.5.2 频带范围与调谐增益 |
| 3.5.3 相位噪声 |
| 3.5.4 电流和功耗 |
| 3.6 本章小结 |
| 第四章 二分频和AFC电路设计 |
| 4.1 二分频电路设计 |
| 4.1.1 正交二分频电路结构 |
| 4.1.2 改进型低功耗二分频电路 |
| 4.1.3 电路仿真结果 |
| 4.2 AFC电路设计 |
| 4.2.1 AFC算法设计 |
| 4.2.2 AFC仿真结果 |
| 4.3 本章小结 |
| 第五章 版图设计、后仿真与测试 |
| 5.1 模拟版图设计要点 |
| 5.1.1 版图中的非理想效应 |
| 5.1.2 版图设计的关键原则 |
| 5.2 整体电路版图 |
| 5.3 版图后仿真 |
| 5.3.1 瞬态仿真 |
| 5.3.2 功耗仿真 |
| 5.3.3 频率范围和调谐增益 |
| 5.3.4 相位噪声 |
| 5.4 电路测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（6）高可靠低噪声频率综合器设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 课题研究背景 |
| 1.2 研究目的及意义 |
| 1.3 国内外发展现状及趋势 |
| 1.3.1 国外发展现状及趋势 |
| 1.3.2 国内发展现状及趋势 |
| 1.4 本文主要创新 |
| 1.5 本文的主要工作和结构安排 |
| 1.6 小结 |
| 2.频率综合器原理 |
| 2.1 频率综合器种类 |
| 2.1.1 直接模拟频率综合器 |
| 2.1.2 锁相环频率综合器 |
| 2.1.3 直接数字频率综合器 |
| 2.2 频率综合器主要性能指标 |
| 2.2.1 相位噪声 |
| 2.2.2 频率分辨率 |
| 2.2.3 频率调谐范围 |
| 2.2.4 杂散 |
| 2.2.5 锁定时间 |
| 2.3 小结 |
| 3.频率综合器系统设计 |
| 3.1 频率综合器参数设计 |
| 3.2 频率综合器线性模型 |
| 3.2.1 PFD线性模型 |
| 3.2.2 环路滤波器线性模型 |
| 3.2.3 VCO线性模型 |
| 3.2.4 分频器线性模型 |
| 3.3 频率综合器噪声模型 |
| 3.4 小结 |
| 4.低噪声频率综合器电路设计技术 |
| 4.1 鉴频鉴相器设计技术 |
| 4.1.1 鉴频鉴相器基本结构 |
| 4.1.2 低噪声鉴频鉴相器设计 |
| 4.2 宽带高速分频器设计技术 |
| 4.2.1 分频器基本结构 |
| 4.2.2 双模分频器设计 |
| 4.2.3 可编程双模分频器设计 |
| 4.3 压控振荡器设计技术 |
| 4.3.1 LC振荡器基本理论 |
| 4.3.2 LC振荡器电容电感设计 |
| 4.3.3 LC振荡器整体设计与仿真 |
| 4.3.4 LC振荡器噪声优化 |
| 4.4 小结 |
| 5.整体版图设计及测试验证 |
| 5.1 版图设计 |
| 5.2 测试验证 |
| 5.2.1 测试环境 |
| 5.2.2 测试方案 |
| 5.2.3 测试结果 |
| 5.3 小结 |
| 总结与后续工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（7）基于交叉耦合的低相位噪声LC压控振荡器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 压控振荡器研究现状 |
| 1.3 论文研究内容及组织结构 |
| 第二章 振荡器电路非线性分析 |
| 2.1 电容非线性通过AM-PM转换为1/f~3区域相位噪声 |
| 2.1.1 变容管非线性调制 |
| 2.1.2 晶体管非线性寄生电容的调制 |
| 2.2 放大器的非线性通过Groszkowski效应转化为1/f~3区域相位噪声 |
| 2.2.1 放大器非线性概述 |
| 2.2.2 Groszkowski效应 |
| 2.2.3 放大器线性化技术 |
| 2.3 本章小结 |
| 第三章 交叉耦合管尺寸通过Groszkowski效应对振荡器1/f~3区域相位噪声的影响 |
| 3.1 振荡器非线性仿真分析 |
| 3.2 振荡器线性度模型 |
| 3.3 交叉耦合管尺寸对1/f~3区域相位噪声的优化 |
| 3.4 本章小结 |
| 第四章 基于线性化技术的低相位噪声LC-VCO的实现 |
| 4.1 交叉耦合管非线性分析 |
| 4.1.1 交叉耦合管非线性对振荡器1/f~3区域相位噪声的影响 |
| 4.1.2 交叉耦合管非线性对振荡器1/f~2区域相位噪声的影响 |
| 4.2 线性化技术分析 |
| 4.3 基于线性化技术的低相位噪声LC-VCO实现 |
| 4.3.1 总体框图 |
| 4.3.2 幅度跟随器 |
| 4.3.3 可变电容阵列设计 |
| 4.3.4 电感选择考虑 |
| 4.3.5 仿真结果 |
| 4.3.6 版图和后仿真 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 后续展望 |
| 参考文献 |
| 硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（8）C波段频率综合器的环路建模及低相噪VCO的电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状 |
| 1.2.1 频率综合器研究现状 |
| 1.2.2 压控振荡器研究现状 |
| 1.3 研究内容和设计指标 |
| 1.4 论文组织结构 |
| 第二章 频率综合器基本原理 |
| 2.1 频率综合器分类 |
| 2.1.1 直接频率综合器 |
| 2.1.2 基于锁相环的频率综合器 |
| 2.2 频率综合器的性能指标 |
| 2.3 电荷泵锁相环的线性化模型 |
| 2.3.1 鉴频鉴相器和电荷泵的线性化模型 |
| 2.3.2 环路滤波器的线性化模型 |
| 2.3.3 压控振荡器的线性化模型 |
| 2.3.4 分频器的线性化模型 |
| 2.3.5 ∑-?调制器的线性化模型 |
| 2.3.6 锁相环环路的线性化模型 |
| 2.4 电荷泵锁相环的相位噪声模型 |
| 2.5 小结 |
| 第三章 电荷泵锁相环的建模与环路设计 |
| 3.1 基于Verilog-A的电荷泵锁相环的行为级建模 |
| 3.1.1 电荷泵锁相环的时域抖动 |
| 3.1.2 鉴频鉴相器与电荷泵的行为级建模 |
| 3.1.3 分频器的行为级建模 |
| 3.1.4 压控振荡器的行为级建模 |
| 3.1.5 CPLL的整体环路行为级建模 |
| 3.2 基于Matlab的电荷泵锁相环的相噪建模 |
| 3.2.1 CPLL相位噪声建模 |
| 3.2.2 CPLL相噪的拟合结果 |
| 3.3 频率综合器环路参数的设计 |
| 3.3.1 参考频率与分频比 |
| 3.3.2 电荷泵充放电电流和VCO调谐增益 |
| 3.3.3 环路带宽 |
| 3.3.4 环路稳定性分析 |
| 3.3.5 环路参数总结 |
| 3.4 频率综合器的整体时序设计 |
| 3.5 小结 |
| 第四章 压控振荡器的设计 |
| 4.1 压控振荡器的概述 |
| 4.1.1 压控振荡器的基本工作原理 |
| 4.1.2 压控振荡器的性能指标 |
| 4.2 压控振荡器的种类 |
| 4.2.1 环形振荡器 |
| 4.2.2 LC振荡器 |
| 4.2.3 压控振荡器的结构选择 |
| 4.3 负阻型LC-VCO的设计 |
| 4.3.1 负阻型LC-VCO的基本工作原理 |
| 4.3.2 压控振荡器的参数设计 |
| 4.3.3 压控振荡器的相噪优化 |
| 4.3.4 压控振荡器的整体电路的设计 |
| 4.4 压控振荡器的后仿与测试 |
| 4.4.1 VCO后仿结果 |
| 4.4.2 VCO测试结果 |
| 4.5 小结 |
| 第五章 频率综合器版图设计和芯片测试 |
| 5.1 频率综合器的版图设计 |
| 5.1.1 版图设计原理 |
| 5.1.2 频率综合器的版图布局 |
| 5.2 频率综合器的测试方案与结果 |
| 5.2.1 频率综合器的测试方案 |
| 5.2.2 频率综合器的测试结果 |
| 5.3 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（9）CMOS多模多频小数频率综合器的关键技术研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略语表 |
| 第1章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 频率综合器研究与进展 |
| 1.3 论文主要贡献及组织结构 |
| 参考文献 |
| 第2章 锁相环频率综合器的基本原理 |
| 2.1 引言 |
| 2.2 常见性能指标 |
| 2.2.1 输出频率范围 |
| 2.2.2 频率精度 |
| 2.2.3 频率稳定度和准确度 |
| 2.2.4 频率切换时间 |
| 2.2.5 频谱纯度 |
| 2.3 电荷泵整数PLL频率综合器 |
| 2.3.1 环路的连续时间线性相位分析 |
| 2.3.2 环路稳定性分析 |
| 2.3.3 环路动态特性 |
| 2.4 本章小结 |
| 参考文献 |
| 第3章 高性能MASH DDSM研究与设计 |
| 3.1 引言 |
| 3.2 电荷泵小数PLL频率综合器 |
| 3.3 Delta-sigma调制器基本原理 |
| 3.4 误差反馈调制器 |
| 3.5 MASH DDSM |
| 3.5.1 传统MASH DDSM |
| 3.5.2 常见改进MASH DDSM |
| 3.6 调制器量化噪声对PLL相位噪声的映射 |
| 3.7 确定性方法下新型MASH DDSM的研究与设计 |
| 3.7.1 整体结构 |
| 3.7.2 序列长度 |
| 3.7.3 仿真和FPGA功能验证 |
| 3.8 扰动方法下新型MASH DDSM的研究与设计 |
| 3.8.1 整体结构 |
| 3.8.2 扰动信号对序列长度的影响 |
| 3.8.3 FPGA功能验证和测试 |
| 3.9 本章小结 |
| 参考文献 |
| 第4章 宽带LC-VCO的研究与实现 |
| 4.1 引言 |
| 4.2 LC-VCO基本原理及结构 |
| 4.2.1 .基本振荡原理 |
| 4.2.2 .负阻结构 |
| 4.2.3 .可变电容 |
| 4.2.4 .宽带LC-VCO |
| 4.3 VCO相位噪声分析 |
| 4.3.1 线性时不变模型 |
| 4.3.2 非线性时不变模型 |
| 4.3.3 线性时变模型 |
| 4.3.4 低相噪设计技术 |
| 4.4 宽带VCO设计 |
| 4.4.1 结构设计 |
| 4.4.2 测试结果 |
| 4.5 本章小结 |
| 参考文献 |
| 第5章 多模多频小数频率综合器其他关键模块研究与设计 |
| 5.1 引言 |
| 5.2 分频器链路 |
| 5.2.1 相位切换电路设计 |
| 5.2.2 2/3 分频器链路分析与设计 |
| 5.2.3 功能验证 |
| 5.3 鉴频鉴相器 |
| 5.3.1 PFD基本原理 |
| 5.3.2 PFD死区 |
| 5.3.3 PFD结构设计 |
| 5.3.4 PFD功能验证 |
| 5.4 可编程电荷泵 |
| 5.4.1 电荷泵基本原理 |
| 5.4.2 常用电荷泵结构 |
| 5.4.3 可编程电荷泵设计及功能验证 |
| 5.5 AFC电路 |
| 5.5.1 AFC整体结构设计 |
| 5.5.2 最优控制字搜索模块设计 |
| 5.5.3 环路带宽校准模块设计 |
| 5.6 AFC及环路整体功能验证 |
| 5.7 本章小结 |
| 参考文献 |
| 第6章 频率综合器整体版图设计与后仿真 |
| 6.1 版图设计要点 |
| 6.2 版图设计与后仿真结果 |
| 6.2.1 小数分频器版图设计及后仿真 |
| 6.2.2 VCO版图设计及后仿真结果 |
| 6.2.3 小数PLL频率综合器版图设计 |
| 6.3 测试方案 |
| 6.4 本章小结 |
| 参考文献 |
| 第7章 总结与展望 |
| 致谢 |
| 攻读博士学位期间发表的论文与其他学术成果 |
（10）微波毫米波单片集成电路设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 毫米波MMIC技术应用现状 |
| 1.2 课题背景及研制必要性 |
| 1.3 相关研究现状 |
| 1.4 论文研究内容安排 |
| 参考文献 |
| 第二章 微波毫米波可精确缩放模型技术研究 |
| 2.1 不同类型场效应器件比较 |
| 2.1.1 HEMT及 p HEMT的基本结构 |
| 2.1.2 HEMT及 pHEMT的基本结构MESFET,HEMT及 pHEMT的比较 |
| 2.1.3 增强型和耗尽型pHEMT的比较 |
| 2.1.4 pHEMT的噪声性能 |
| 2.1.5 器件的频率特性 |
| 2.2 经典的小信号等效电路模型 |
| 2.2.1 GaAs MESFET的物理模型 |
| 2.2.2 HEMT和 PHEMT的物理模型 |
| 2.2.3 等效电路模型元件值的确定 |
| 2.3 GaAsFET非线性模型 |
| 2.3.1 经验基模型 |
| 2.3.2 表格基模型 |
| 2.3.3 物理基模型 |
| 2.4 建模技术中的难题 |
| 2.4.1 DC-AC的色散(Dispersion)问题 |
| 2.4.2 模型的误差来源和外推(Extrapolation) |
| 2.4.3 模型的精确缩放(Scaling)问题 |
| 2.5 微波毫米波可精确缩放模型的实现 |
| 2.5.1 电磁场边界条件的修正 |
| 2.5.2 缩放模型的构建 |
| 2.5.3 模型验证 |
| 2.6 EEHEMT、Angelov和 TOM4 模型对比 |
| 2.7 小结 |
| 参考文献 |
| 第三章 毫米波功率放大器MMIC设计技术研究 |
| 3.1 器件的线性度 |
| 3.2 晶体管的附加效率 |
| 3.3 功率放大器的高效率设计 |
| 3.3.1 F类和逆F类功率放大技术 |
| 3.3.2 器件谐波控制技术研究 |
| 3.4 功率放大器的线性度研究 |
| 3.4.1 静态偏置点与效率和线性度的关系 |
| 3.4.2 最佳线性阻抗匹配时效率和线性度的关系 |
| 3.4.3 谐波阻抗对效率和线性度的影响 |
| 3.4.4 器件的效率线性“甜区”及IMD消除技术 |
| 3.5 IMD频谱不对称的理论分析 |
| 3.6 有源动态偏置对线性度和效率的影响 |
| 3.6.1 有源动态偏置电路对电路P-1及效率的影响 |
| 3.6.2 有源动态偏置对电路高低温特性的影响 |
| 3.7 功率放大器中的栅流设计 |
| 3.7.1 功率放大器磁滞现象研究 |
| 3.7.2 功率退化现象研究 |
| 3.8 大信号阻抗匹配 |
| 3.9 低损耗匹配技术 |
| 3.10 功率放大器稳定性技术研究 |
| 3.10.1 功率放大器的奇模振荡、自激和杂散 |
| 3.10.2 功率放大器的分频 |
| 3.11 功率顶降和热设计研究 |
| 3.12 电路设计仿真 |
| 3.12.1 Ka波段GaAs平衡式功率放大器电路设计 |
| 3.12.2 W波段GaN高功率放大器电路设计 |
| 3.13 小结 |
| 参考文献 |
| 第四章 微波毫米波压控振荡器MMIC电路设计 |
| 4.1 振荡器的相位噪声 |
| 4.1.1 相位噪声及其影响 |
| 4.1.2 器件内部的噪声 |
| 4.1.3 相位噪声的形成 |
| 4.1.4 相位噪声的测量 |
| 4.2 负阻振荡理论 |
| 4.2.1 频率稳定性 |
| 4.2.2 负阻振荡 |
| 4.2.3 振荡的稳定性条件 |
| 4.3 微波毫米波压控振荡器MMIC的主要类型 |
| 4.3.1 推-推结构 |
| 4.3.2 分布式VCO |
| 4.3.3 腔体VCO |
| 4.3.4 交叉耦合型振荡器 |
| 4.3.5 平衡式振荡器 |
| 4.4 低相位噪声振荡电路 |
| 4.4.1 振荡器的相位噪声特性 |
| 4.4.2 不同拓扑结构的相位噪声 |
| 4.5 电路设计及仿真 |
| 4.5.1 振荡电路类型的选择 |
| 4.5.2 振荡器件的最佳尺寸选择 |
| 4.5.3 低相噪振荡器件的最佳偏置点选择 |
| 4.5.4 调谐方式的选择 |
| 4.5.5 低相噪振荡器的设计 |
| 4.6 测试结果及分析 |
| 4.7 小结 |
| 参考文献 |
| 第五章 微波毫米波混频及倍频MMIC电路设计 |
| 5.1 微波混频基本原理 |
| 5.2 混频器的几种重要性能参数 |
| 5.2.1 单边带噪声(SSB)和双边带噪声(DSB) |
| 5.2.2 三阶互调失真 |
| 5.2.3 镜频干扰 |
| 5.2.4 半中频干扰 |
| 5.3 典型混频器电路结构 |
| 5.3.1 有源型混频器 |
| 5.3.2 无源型混频器 |
| 5.3.3 正交混频器 |
| 5.4 混频器中的非线性和线性化设计 |
| 5.4.1 无源二极管混频器的线性化技术 |
| 5.4.2 单管有源混频器的线性化设计 |
| 5.4.3 双栅混频器的线性化设计 |
| 5.4.4 吉尔伯特混频器的线性化设计 |
| 5.5 二极管混频器中的关键技术研究 |
| 5.5.1 二极管器件非线性模型 |
| 5.5.2 混频器件的可靠性设计 |
| 5.5.3 正交混频镜像抑制度的测试 |
| 5.6 混频器幅度及相位噪声 |
| 5.7 巴伦及正交耦合器端口平衡性的改善 |
| 5.7.1 巴伦端口的平衡性改善 |
| 5.7.2 正交耦合器的平衡性改善 |
| 5.8 毫米波混频器设计 |
| 5.8.1 工艺方案的选择 |
| 5.8.2 电路设计方案 |
| 5.8.3 双平衡混频器设计及仿真结果 |
| 5.8.4 微波正交混频器设计 |
| 5.9 流片及测试结果 |
| 5.10 微波倍频理论 |
| 5.10.1 N次单管有源倍频器 |
| 5.10.2 三倍频器 |
| 5.10.3 二倍频器 |
| 5.11 高效率倍频器设计 |
| 5.11.1 E类倍频器 |
| 5.11.2 平衡式倍频器 |
| 5.11.3 F类倍频器 |
| 5.12 Ka波段四倍频器MMIC设计 |
| 5.12.1 偏置设计 |
| 5.12.2 缓冲放大器的设计 |
| 5.12.3 稳定设计 |
| 5.12.4 相位噪声设计 |
| 5.12.5 版图设计与芯片照片 |
| 5.12.6 电路仿真结果 |
| 5.12.7 测试结果 |
| 5.13 小结 |
| 参考文献 |
| 第六章 毫米波低噪声放大器MMIC设计技术研究 |
| 6.1 微波器件的噪声模型理论 |
| 6.1.1 两端口噪声网络理论 |
| 6.1.2 微波器件的噪声特性 |
| 6.1.3 噪声温度 |
| 6.1.4 pHEMT的噪声模型 |
| 6.1.5 噪声参量提取及噪声模型结果 |
| 6.2 低噪声放大器设计理论 |
| 6.2.1 低噪声器件最佳栅宽和栅指数的选择技术 |
| 6.2.2 低噪声器件最佳偏置点的选择技术 |
| 6.2.3 宽带低噪声放大器的设计技术 |
| 6.2.4 低噪声放大器的线性度 |
| 6.3 W波段低噪声放大器MMIC的研制 |
| 6.3.1 设计指标 |
| 6.3.2 第一级器件尺寸的选取与设计 |
| 6.3.3 第一级器件偏置的选取与设计 |
| 6.3.4 电路实现的工艺和器件 |
| 6.3.5 电路设计仿真 |
| 6.4 测试结果 |
| 6.5 测试分析 |
| 6.6 小结 |
| 参考文献 |
| 总结与展望 |
| 攻读博士学位期间科研及发表论文情况 |
| 致谢 |
四、利用反馈实现压控振荡器V-f特性的线性化（论文参考文献）
- [1]考虑频率耦合特性的并网逆变器阻抗特性与稳定性研究[D]. 郑国强. 兰州理工大学, 2021(01)
- [2]基于PLL低相噪快捷变频率源的研究与设计[D]. 刘国超. 电子科技大学, 2021(01)
- [3]高电源噪声抑制能力的锁相环设计[D]. 李海波. 合肥工业大学, 2021(02)
- [4]高精度硅陀螺数字输出接口ASIC研究[D]. 黄福祥. 哈尔滨工业大学, 2021(02)
- [5]面向物联网应用的低功耗压控振荡器设计[D]. 顾博. 东南大学, 2020(01)
- [6]高可靠低噪声频率综合器设计技术研究[D]. 张杨. 中国运载火箭技术研究院, 2020(02)
- [7]基于交叉耦合的低相位噪声LC压控振荡器研究与设计[D]. 王立姣. 华南理工大学, 2020(03)
- [8]C波段频率综合器的环路建模及低相噪VCO的电路设计[D]. 宗嘉. 东南大学, 2020(01)
- [9]CMOS多模多频小数频率综合器的关键技术研究与实现[D]. 廖一龙. 东南大学, 2020(01)
- [10]微波毫米波单片集成电路设计技术研究[D]. 王维波. 东南大学, 2019(05)