一、ATSC-8VSB接收芯片中外码系统的设计与实现（论文文献综述）
奚宏亚[1]（2016）在《手机基带芯片处理器负载计数器的设计与验证》文中研究表明近两年,4G技术的出现和飞速发展使得智能手机和手机基带芯片迎来爆发性的需求和增长。与此同时,摩尔定律的推动让集成电路制造工艺迈向新的台阶,芯片的集成度和规模也不断提升。但是伴随着基带芯片上集成更多新的功能和设计,芯片的面积越来越大,芯片上的晶体管数也越来越多,在基带芯片设计时不得不将功耗和速度、面积、成本等指标进行综合考虑。尤其是对于依赖电池供电的手机来说,低功耗设计更是基带芯片设计中需重点关注的问题。本文设计来源于实际手机基带芯片项目,在寄存器传输级完成对低功耗处理器负载计数器的设计和验证。本文首先叙述了在现今IC设计中各个层级上经常使用的低功耗设计方法,并将其中的几种基本技术用于处理器负载计数器的设计。门控电源技术能够可控制地关断某些模块的电源;门控时钟技术可以控制逻辑模块的工作状态,减少不必要的时钟翻转;多电压多频率技术用来给处理器提供可选择的不同工作电压和频率。本文设计的核心模块有以下三个:有效周期计数模块、平均模块和阈值检测模块。有效周期模块实现对处理器核工作状态的监控,得到有效周期数;平均模块实现对历史监控数据的存储和求和计算,得到关键调整步骤对应的值;阈值检测模块实现将各个调整步骤对应的值与预设门限值比较,得到调整步骤,调节处理器核性能等级。最终在不会影响处理器性能的情况下,实现了对多核基带芯片动态电压和频率调节的目的。最后本文完成对设计模块的全面功能验证,首先根据设计说明列出详细的验证计划。在前期验证中,借助JasperGold工具开始基于断言的验证,生成大量标准化语言的断言检查负载计数器模块的基本功能和结构,加速开发过程。后期验证中会搭建验证环境和验证平台,编写验证案例形成针对验证功能点的测试激励,利用Modelsim工具进行仿真,为了实现对设计功能的全面覆盖,对验证初提出的所有功能验证点遍历验证,最终代码的覆盖率也达到了项目要求。验证结果显示,低功耗处理器负载计数器的设计能够根据处理器核的工作状态动态调节其性能等级,最终实现了对CPU核动态降频和降压调节的目的,满足设计要求。本文设计模块的面积大约7427μm2,仅占整个基带芯片的0.14%,初期测试却能将处理器功耗降低约28.24%,因此这是一种有效而且低成本的基带芯片降低功耗的处理方法。
王仙强[2]（2015）在《基于DMB-TH信号模式的同步和均衡系统设计与实现》文中研究说明我国的数字电视地面广播传输标准中的多载波模式（DMB-TH）采用了时域同步正交频分复用（TDS-OFDM）调制技术,TDS-OFDM具有频谱利用率高、实现复杂度低等优点,但是对接收端的同步性能要求较为苛刻,并且多径传输导致的频率选择性衰落会造成子载波上的数据发生相位和幅度上的畸变,需要准确的信道估计与均衡。因此,DMB-TH系统的同步技术和均衡技术的研究具有重要意义。本文将基于DMB-TH信号模式提出一种同步和均衡系统的设计方案,并进行FPGA实现。本文首先详细介绍了 DMB-TH传输系统,对该传输系统的发送端、接收端以及系统帧结构的特点进行研究,并重点分析了系统的同步问题以及无线信道的衰落特性。其次,本文提出了一种实现DMB-TH同步和均衡系统的算法流程方案。主要包括系统粗同步、定时同步、频偏细估计、信道估计和均衡技术五个方面的算法。对各个算法进行研究分析,提出相应的设计方案。提出了一种基于累加的频偏细估计算法,并提出基于该算法与D-spaced算法结合的频偏细估计方案,该方案相对于已有的频偏细估计方案减少了一半的计算量,耗费资源低,估计速度更快,易于实现,而且该方案能通过累加模值的大小判定应对突发频偏。然后,本文设计了同步和均衡系统的运行机制。将系统规划为三种运行状态:时频参数捕获状态、时频跟踪状态、信道估计和均衡状态。在状态切换机制上,通过对相关峰的状态判定、环路滤波器输出的判定、信道估计值的判定来实现状态间的切换。并详细设计三种状态下的运行机制,考虑各个模块的输出结果判定与衔接转换,提高对各种突发状况的应对能力。仿真结果表明,该系统能够很好地实现同步和均衡,系统可靠性高。最后,本文提出了同步和均衡系统的FPGA实现的整体框架,并对各个模块分别进行实现。其中,以系统控制模块和数据管理模块为核心,来控制和管理系统的运行,并通过模块复用、并行处理和数据的缓存转换等方法,有效提高了系统的运行速度,降低了资源消耗量。然后对系统的FPGA实现的各个模块进行功能测试,并将FPGA的测试结果与Matlab的仿真结果进行比较和分析,验证了系统的FPGA实现的可行性。
郑东[3]（2013）在《DSSS软件收发信机的研究及FPGA实现》文中研究指明软件无线电技术是当前无线通信领域迅速发展起来的前沿技术，由于软件无线电技术具有模块化、灵活性强以及扩展性好等优点，因此它成为目前无线通信领域中新的研究热点。软件无线电技术可以应用在通用的硬件平台上，可以通过软件的方式加载不同的模块而实现不同的功能。本文研究的重点便是以软件无线电技术为依托，实现直接序列扩频的软件收发信机平台。扩频通信是当前信息领域中非常重要的一门技术，由于扩频通信具有很强的抗干扰信、良好的保密性和功耗低等特点，所以它成为一种被广泛应用的通信技术。自从50年代后，扩频通信技术虽然取得了很大的发展，但其只是停留在局部的部分。结合软件无线电技术的扩频通信迎来了有一次的应用领域上的机遇。在本文所设计的数字收发信机中主要的环节是伪码同步，本文有详细的对此进行研究。本文研究的重点放在码同步部分上面，详细阐述了码同步技术中的两个关键步骤：码捕获和码跟踪。根据码捕获技术在实际应用上遇到的问题，本文根据原有的理论基础实现了一种新的捕获方法：基于相关器的分段相关求绝对值和的串行捕获法；跟踪采用的是延迟锁定环的方法。本文是利用MATLAB仿真工具，对收发信机的各个部分进行建模仿真，证明所设计各个环路结构的可行性。然后利用Quartus II开发软件，编写Verilog HDL代码，对整个DSSS（Direct Sequence Spread Spectrum）软件收发信机进行FPGA实现，并利用Signaltap II在线逻辑分析仪对所设计的系统进行硬件仿真和测试。
侯辰俊[4]（2013）在《基于时钟控制技术的IC低功耗设计研究》文中认为随着集成电路制造技术和工艺的不断发展进步，芯片的运行速度和集成度不断提高，同时电子设备对续航能力的要求也越来越高，这两方面因素均使得集成电路的功耗问题日益突出。特别是对日益普及的移动电子设备，其基带芯片的设计越来越看重性能、面积和功耗等多个指标的综合考虑。对于功耗的优化，可以从上到下、从系统到模块的进行，并且可以和功能设计、外界条件进行平衡。不同层次的功耗优化都有各自的特点，其意义均在于减少集成电路的能耗，节约能源，与此同时，也可以大幅度的提高集成电路的速度。以上这些因素都迫使芯片设计者们越来越多的关注于数字集成电路的低功耗设计。本论文所参与的项目来自于英特尔移动通讯（西安）有限公司的时钟控制单元组，将重点从手机基带芯片的寄存器传输级实现低功耗优化设计进行论述。本文首先结合国内外大量文献资料阐述低功耗优化技术的研究背景，分析低功耗优化技术在数字集成电路领域的现状与发展，并一一列出了低功耗设计的两大方法和六个不同层次。其次，针对门控时钟、门控电源和变频这三种技术，设计并实现低功耗手机基带芯片，并通过对整个芯片结构、功能以及面积要求的综合分析，采用硬件控制的方法，完成了对处理器的检测以及对供电电压与时钟频率的调整，从而实现了对系统级芯片降低功耗的目的。最终用仿真工具进行功能验证，保证此项设计的质量与可行性。通过对于手机通讯芯片进行寄存器传输级低功耗的设计实现与论证，本文提出一个基于低功耗手机基带芯片较完备的解决方案并实现，并且在解决同类的问题有一定的借鉴意义。最后，对论文工作进行总结，并就此项设计的进一步发展做出展望。
薛玉旺[5]（2009）在《地面数字电视广播传输系统同步算法仿真与FPGA实现》文中进行了进一步梳理中国地面数字电视广播传输标准（DTMB）已于2006年8月30号正式出台,但如何设计一个适合该标准的接收系统仍是DTMB的技术难点和研究焦点所在。DTMB系统标准的研究与实现,具有巨大的实用价值和广阔的市场前景。本文完成的是中国地面数字电视传输系统接收机同步系统的FPGA设计与实现,包括希尔伯特变换、数字下变频和整个同步模块。本文首先介绍了地面数字电视的发展现状及中国地面数字电视传输标准发送端整体结构和接收端的概括结构,然后详细介绍了接收机基带变换的设计与实现过程。本文的基带变换由希尔伯特变换和数字下变频构成。采用流水线转置结构实现希尔伯特滤波器,对滤波器的抽头系数用CSD表示,移位相加代替乘法运算,并通过RAG算法实现系数之间的复用,减少了加法器的数量,节省了资源消耗。采用CORDIC算法实现数字下变频,移位迭代操作节省了大量资源,并克服了传统下变频不能应用于时变相位场合的缺点。接着实现了接收机中整个同步模块的算法分析和硬件设计。根据DTMB系统信号帧结构特点,提出了符号同步、采样时钟同步和频率同步的实现方法,包括:利用PN序列的相关特性,通过定时误差闭环反馈控制内插滤波器的方法完成数据的采样率转换,逐渐恢复出最佳采样点,从而实现符号和采样时钟的联合同步;提出了闭环控制结构的时域频偏校正方法,利用CORDIC算法进行频偏估计与补偿。首先通过频点搜索补偿掉较大频偏,然后利用帧头PN之间的延时互相关操作,估计出剩余频偏,并通过改变延时大小,调节频偏的捕获范围和估计精度,有效跟踪频偏的变化,实现频率同步。利用信号帧的帧头初始相位编码特性,通过计算相关峰的间距,推算出信号帧的相位,完成相位匹配;最后对整个接收机同步模块进行了仿真。
向黎[6]（2008）在《中国地面数字电视单载波编码调制系统中的关键模块设计》文中指出2006年8月18日,中国国家标准化委员会颁布了代号为GB20600-2006的《数字电视地面广播传输系统帧结构、信道编码和调制》标准（以下简称为“国标”）。该标准突破性的融合了单、多载波调制技术,形成了多项具有自主知识产权的专利技术。本课题选择国标中的单载波编码调制模式研究,并在认真分析国标单载波系统中的多种编码调制模式后,选取了高码率固定接收模式进行设计:0.8码率的前向纠错编码FEC+PN595帧头结构+扩频保护系统信息+长交织+16QAM星座映射+双导频技术。按上述高码率固定接收模式,基于国标的命名,对单载波系统的整体结构进行了划分:信道编码、帧结构、调制部分。在信道编码中,设计和仿真了扰码、前向纠错编码、交织、系统信息模块;在帧结构部分,研究和仿真了帧头、帧体数据处理、组帧和双导频插入模块;在调制部分,对星座映射、滤波原理进行分析,并对16QAM星座映射设计和仿真。本文的主要贡献在于详细分析和研究了前向纠错编码中的LDPC码,在对国标中LDPC（7493,6096）生成矩阵的准循环特点分析后,采用一系列数学推导,得出校验位表达式,并针对硬件资源节省和时间开销问题,提出了一套有利于硬件实现的方案。该方案基于SRAA电路,但在SRAA电路中增加了一个127比特的寄存器,采用乒乓操作,节约了时钟周期,提高了硬件的运行速度。LDPC（7493,6096）编码在Xilinx平台下成功设计和仿真后,利用编码理论中的原理,采用校验矩阵验证了编码设计的正确性,这为以后在硬件上实现创造了条件。
胡夕凯[7]（2008）在《DVB-T系统中内编/解码模块的软件仿真与FPGA实现》文中认为数字电视按传输方式分为地面、卫星和有线三种。其中,DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准,目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准,经国际电讯联盟（ITU）批准的共有三个,包括欧盟的DVB-T（Digital Video Broadcasting-Terrestrial,数字视频地面广播）标准、美国的ATSC（Advanced Television System Committee,先进电视制式委员会）标准和日本的ISDB-T（Terrestrial Integrated Services DigitalBroadcasting,综合业务数字广播）标准。综合比较起来,欧洲的DVB-T标准在技术及应用实践上都更加成熟。本论文首先介绍了DVB-T系统的主要结构,针对DVB-T标准中各模块的实现进行了阐述,并根据发射机端各个模块讨论了接收机端相关模块的算法设计。随后,论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程,重点讨论了内编解码器和内交织/解交织器的算法与实现,并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上,重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。最后,论文讨论了内码译码算法的实现改进,使得Viterbi译码更适合在FPGA上实现,同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进,比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣,通过利用4块RAM对幸存路径信息的交互读写,完成了对传统回溯算法的改进,实现了加窗回溯的译码输出,同时实现了回溯长度可配置以实现系统不同的性能要求。
吴子彧[8]（2007）在《数字电视地面广播基带恢复系统的实现及LDPC译码算法的研究》文中认为数字电视广播是一种比模拟电视更先进的电视广播技术,我国的数字电视地面广播传输标准是我国独立研发的具有自主知识产权的一套数字电视传输标准。在经历了6年多的研究、测试、修正和实践后,于2006年8月成功发布,正式确立了我国数字电视地面广播系统的基本方式。新的标准[3]称为数字电视地面广播（Digital Television Terrestrial Broadcasting,简称DTTB）,融合了单载波和多载波两种载波模式。根据Meyr的接收机模型可将接收机分为内接收机和外接收机,本文所指的基带恢复系统就是模型中的外接收机,对于两种载波模式来说,其外接收机是相同的,对两种载波系统发挥着同样重要的作用。本文的工作就主要集中在外接收机的若干关键技术点上,它们分别是:系统模式检测与自动切换、基于SDRAM的卷积交织器和LDPC编译码器。由于涉及译码则相应地必须对编码进行研究,所以本文在LDPC编码方面也略有涉及。本文提出了一种新颖的系统模式检测方法,通过提取接收到的系统信息矢量,与已知的模式信息进行相关得到相关峰值,然后经过加权统计运算得到最大概率的模式并以此作为系统模式。它能够实时跟踪发射端系统模式的切换并指示外接收机的LDPC译码器等模块在要求模式下工作,是外接收机信息处理的总指挥。这是本文的创新点之一。本文还研究了外接收机的另一关键技术卷积解交织器,卷积解交织器在LDPC译码之前,其功能是随机化突发错误,很好地辅助了LDPC解码,增强了整个接收机纠错能力,降低了接收门限。文中使用SDRAM取代SRAM作卷积交织的高速缓存器大大降低了系统成本。本设计的独特之处在于SDRAM控制器的状态机不需要使用应答握手信号,通过输入和输出数据的调序来处理定时刷新和读写操作的冲突,所设计的SDRAM控制器单独运行最高运行时钟频率超过120MHz,在系统中使用两倍系统时钟且工作稳定,这也是本文的贡献之一。本文最后研究了外接收机中的最主要的LDPC译码。LDPC码的编码器和译码器设计是本文的重点内容。在编码方面,本文根据系统所采用码的特点实现了一种适用DTTB中QC-LDPC码的三合一码率串行编码器,取得了不错的效果;译码方面,分析了几种译码算法并将其性能进行对比,建议在实际的系统中根据
许春凤[9]（2006）在《基于PCI总线的RS编译码接口卡的设计与FPGA实现》文中进行了进一步梳理本课题从研究应用于AOS系统的RS（255,223）编译码接口卡出发,深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。随着科技的发展,纠错码技术在通信领域中起着越来越重要的作用。RS（Reed-Solomon）码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,因而被广泛应用于各种数据通信系统中,包括AOS系统。本课题是在深入地研究和分析国内外近年来在RS编译码算法及其实现以及相关技术研究进展的基础上,采用FPGA的方式实现了符合AOS标准的RS编译码接口卡。PCI总线因其在数据带宽、功耗、抗干扰性、开放性等方面的优良性能,使其在嵌入式计算机和工业控制计算机领域得到了迅速普及和广泛应用。对PCI总线标准做了深入地研究和分析,采用mealy状态机的方式,实现了PCI总线控制器。在设计与实现RS（255,223）编译码接口卡的过程中,本课题主要进行了以下几个方面的工作:1、对通用的RS编译码算法及其相关的纠错码原理进行深入地分析和研究。2、对RS编译码器基本电路单元:加法模块、乘法模块和求逆模块,进行了研究,在此基础上,专门对乘法模块进行了优化,减少了硬件资源的占用。3、使用上述加法、乘法和求逆的基本电路单元,实现了RS编码器。4、对较复杂的译码算法进行了重点设计,采用无逆BM迭代算法,实现了译码算法。译码算法主要包括求伴随式、关键方程求解、钱氏搜索和Forney算法等几部分。在硬件占用资源和时延上,与常规算法相比,都有了改善。5、对PCI总线标准进行了深入地研究与分析。6、采用自上而下的设计方法,实现了较困难的PCI总线控制器。从功能上把该控制器分成PCI顶层模块、配置选择模块、基址检查模块、状态机转换模块、奇偶校验模块和锁存模块。以上所有模块均采用Verilog HDL语言编写,仿真正确之后,集成为一个模块下载到Altera公司生产的Cyclone系列的EP1C12Q240C8芯片中。经验证,该RS（255,223）编译码接口卡符合AOS标准。
王国中[10]（2006）在《基于AVS的数字电视系统及其相关技术研究》文中研究指明数字电视自诞生以来一直高速发展，目前已经成为高新技术产业的一个竞争重点。我国也在大力推广数字电视，相继试行了佛山、青岛和杭州等模式，近期又将实施数字电视卫星直播战略。这使我们国家数字电视产业发展面临着机遇和挑战。 整个数字电视系统的核心内容包括信源压缩编解码、信道编解码和终端接收与显示。在信源端，已有数字电视系统通常采用MPEG-2，但该标准并不适合我国的新一代数字电视。一方面随着技术进步，MPEG-2标准日益显得效率低下，已经难以满足需要；另一方面它收取的专利费也成为巨大的障碍。近些年，第二代数字音视频编码标准发展迅速，国际上已经出现了MPEG-4和H.264／AVC等标准，国内也相应制定了AVS标准。 AVS是我国自主开发的数字音视频编码标准，以我国的创新技术和国外部分公开技术为核心，具有完整的自主知识产权。相比其它国际标准具有许多优越性：编码效率高，比MPEG-2高2～3倍，与H.264／AVC相当；技术方案简洁，实现复杂度低；采用简单的—站式许可策略，解决了其它标准的专利问题。这些优点使它成为我国新一代数字电视解决方案的上佳选择。 在已有的数字电视推广模式中，信道部分采用比较成熟的DVB信道编解码技术。而在接收终端采用了机卡合一，即把条件接收系统集成在机顶盒里，由运营商在推广数字电视时捆绑经营。这种模式具有很多缺点，导致了市场分割和地方垄断。故“机卡分离”方案应运而生，可以克服上述缺陷，但仍不能彻底解决所有问题。 鉴于上述提出的问题和已经具备的技术条件，本文研究了新一代基于AVS数字电视系统，围绕数字电视系统的核心模块进行深入研究，并以此为架构设计了针对数字电视卫星直播系统的具体解决方案，本文研究内容主要集中在以下几个方面： 在编码端提出一种基于增强像素域的由MPEG-2到AVS转码方法，可有效缓解节目源的匮乏。该方法首先进行MPEG-2解码，然后再重新采用AVS进行编码，但在AVS编码过程中会尽量利用输入MPEG-2码流中的视频序列头、宏块编码模式利运动矢量等编码信息来提高编码速度。这样既可保证转码质量，又能提高转码速度，同时降低了转码器的实现复杂性。此外，还分析了转码过程中的失真累加，推导出
二、ATSC-8VSB接收芯片中外码系统的设计与实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、ATSC-8VSB接收芯片中外码系统的设计与实现（论文提纲范文）
（1）手机基带芯片处理器负载计数器的设计与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 英特尔芯片的SpeedStep技术 |
| 1.2.2 基于闭环系统的自适应DVFS技术 |
| 1.2.3 基于同构多核处理器的DVFS技术 |
| 1.2.4 Freescale芯片的DVFS技术 |
| 1.2.5 本文改进的基于硬件的DVFS技术 |
| 1.3 论文安排 |
| 第二章 低功耗设计 |
| 2.1 CMOS电路功耗的组成 |
| 2.1.1 状态转换功耗 |
| 2.1.2 短路功耗 |
| 2.1.3 静态功耗 |
| 2.1.4 动态功耗和静态功耗之间的平衡 |
| 2.2 低功耗设计的方法 |
| 2.2.1 工艺级的低功耗技术 |
| 2.2.2 版图级的低功耗技术 |
| 2.2.3 电路级的低功耗技术 |
| 2.2.4 门级的低功耗技术 |
| 2.2.5 RTL级的低功耗技术 |
| 2.2.6 结构级的低功耗技术 |
| 2.3 本章总结 |
| 第三章 低功耗处理器负载计数器设计 |
| 3.1 处理器负载计数器设计中用到的低功耗技术 |
| 3.1.1 门控电源技术 |
| 3.1.2 门控时钟技术 |
| 3.1.3 多电压技术 |
| 3.1.4 多频率技术 |
| 3.2 处理器负载计数器结构设计 |
| 3.3 处理器负载计数器模块设计 |
| 3.3.1 有效周期计数模块设计 |
| 3.3.2 平均模块 |
| 3.3.3 阈值检测模块 |
| 3.4 本章总结 |
| 第四章 低功耗处理器负载计数器验证 |
| 4.1 验证计划 |
| 4.2 基于断言的验证 |
| 4.2.1 断言的概念 |
| 4.2.2 断言用于验证处理器负载计数器 |
| 4.3 验证环境和验证平台 |
| 4.3.1 验证思路 |
| 4.3.2 验证环境 |
| 4.3.3 验证平台 |
| 4.4 验证案例和验证结果分析 |
| 4.4.1 验证案例 |
| 4.4.2 验证结果分析 |
| 4.5 验证指标分析 |
| 4.5.1 代码覆盖率分析 |
| 4.5.2 后端结果分析 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）基于DMB-TH信号模式的同步和均衡系统设计与实现（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 论文研究背景与意义 |
| 1.2 DMB-TH系统同步和均衡的研究现状 |
| 1.3 本文的研究内容与组织架构 |
| 第二章 DMB-TH系统概述及特性分析 |
| 2.1 OFDM传输技术 |
| 2.1.1 OFDM技术的基本原理 |
| 2.1.2 OFDM系统的特点 |
| 2.2 DMB-TH系统介绍 |
| 2.2.1 发送端系统 |
| 2.2.2 帧结构 |
| 2.2.3 接收端系统 |
| 2.3 DMB-TH系统同步问题分析 |
| 2.3.1 载波频率同步 |
| 2.3.2 采样同步 |
| 2.3.3 帧同步 |
| 2.4 无线传输信道 |
| 2.4.1 无线信道衰落特性 |
| 2.4.2 本文采用的多径信道模型 |
| 2.5 本章小结 |
| 第三章 DMB-TH同步和均衡系统的研究与设计 |
| 3.1 DMB-TH同步和均衡流程设计 |
| 3.2 DMB-TH同步算法设计 |
| 3.2.1 系统粗同步 |
| 3.2.1.1 帧头模式检测和帧头位置粗估计 |
| 3.2.1.2 频偏粗估计 |
| 3.2.2 定时同步 |
| 3.2.2.1 帧头相位捕获和帧头位置细估计 |
| 3.2.2.2 采样细同步 |
| 3.2.3 频偏细估计 |
| 3.2.3.1 传统频偏细估计算法 |
| 3.2.3.2 一种基于累加的频偏细估计改进算法 |
| 3.2.3.3 一种改进的频偏细估计方案 |
| 3.2.3.4 复杂度分析 |
| 3.3 DMB-TH信道估计和均衡算法设计 |
| 3.3.1 同步和均衡的衔接 |
| 3.3.2 信道估计 |
| 3.3.3 均衡技术 |
| 3.3.3.1 循环重构 |
| 3.3.3.2 均衡算法 |
| 3.4 DMB-TH同步和均衡系统运行机制设计及仿真 |
| 3.4.1 同步和均衡系统整体运行机制设计 |
| 3.4.2 时频参数捕获状态的信号处理流程及仿真 |
| 3.4.3 时频跟踪状态的信号处理流程及仿真 |
| 3.4.4 信道估计和均衡状态的信号处理流程及仿真 |
| 3.5 本章小结 |
| 第四章 DMB-TH同步和均衡系统的FPGA实现 |
| 4.1 FPGA开发平台简介 |
| 4.2 DMB-TH同步和均衡系统的FPGA实现的整体架构 |
| 4.3 系统各个模块的FPGA实现 |
| 4.3.1 系统控制模块的实现 |
| 4.3.2 数据管理模块的实现 |
| 4.3.3 内插滤波器的实现 |
| 4.3.4 匹配滤波器的实现 |
| 4.3.5 帧头模式检测和帧头位置粗估计的实现 |
| 4.3.6 带有频偏的PN序列发生器的实现 |
| 4.3.7 频偏粗估计及频偏校正模块的实现 |
| 4.3.8 帧头相位捕获和帧头位置细估计及定时误差提取的实现 |
| 4.3.9 D-spaced频偏估计模块的实现 |
| 4.3.10 基于累加的频偏细估计模块的实现 |
| 4.3.11 信道估计的实现 |
| 4.3.12 均衡模块的实现 |
| 4.4 同步和均衡系统性能的FPGA验证 |
| 4.4.1 时频参数捕获测试 |
| 4.4.2 采样细同步模块测试 |
| 4.4.3 频偏细估计模块测试 |
| 4.4.4 信道估计和均衡模块测试 |
| 4.4.5 系统开销 |
| 4.5 本章小结 |
| 总结与展望 |
| 参考文献 |
| 致谢 |
| 附录A 本文使用的信道模型 |
| 个人简历、在学期间的研究成果及发表的学术论文 |
（3）DSSS软件收发信机的研究及FPGA实现（论文提纲范文）
| 中文摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 论文研究的背景和意义 |
| 1.2 国内外研究的现状 |
| 1.2.1 软件无线电技术发展现状及趋势 |
| 1.2.2 码同步技术研究和发展状况 |
| 1.3 本文主要研究的内容 |
| 1.4 本文内容的安排 |
| 第2章 DSSS 收发信机的基本理论 |
| 2.1 m 序列扩频码 |
| 2.2 BPSK 的基本原理 |
| 2.2.1 BPSK 调制技术的原理 |
| 2.2.2 BPSK 解调技术的原理 |
| 2.3 载波同步 |
| 2.4 码同步 |
| 2.4.1 码捕获技术的原理 |
| 2.4.2 码跟踪技术的原理 |
| 2.5 本章小结 |
| 第3章 载波同步部分的 Matlab 仿真及 FPGA 实现 |
| 3.1 发信机部分的仿真 |
| 3.1.1 m 序列的仿真 |
| 3.1.2 bpsk 调制的仿真 |
| 3.2 收信机部分的载波同步的仿真 |
| 3.2.1 NCO 模块的仿真 |
| 3.2.2 低通滤波器的仿真 |
| 3.2.3 载波同步的仿真 |
| 3.3 载波同步的 FPGA 模块实现 |
| 3.4 本章小结 |
| 第4章 码同步系统的设计 |
| 4.1 码同步系统的总体设计 |
| 4.2 码同步环路的主要模块设计 |
| 4.2.1 码捕获模块的设计 |
| 4.2.2 码跟踪模块的设计 |
| 4.3 系统硬件平台的设计 |
| 4.4 本章小结 |
| 第5章 码同步系统的 Matlab 仿真及 FPGA 模块实现 |
| 5.1 收信机部分的码同步的仿真 |
| 5.1.1 码捕获的仿真 |
| 5.1.2 码跟踪的仿真 |
| 5.1.3 整体码同步系统的仿真 |
| 5.2 码同步的 FPGA 实现 |
| 5.2.1 码捕获的 FPGA 模块实现 |
| 5.2.2 码跟踪的 FPGA 模块的实现 |
| 5.3 本章小结 |
| 第6章 DSSS 收发信机的 FPGA 实现 |
| 6.1 收发信机系统平台的 PCB 制作 |
| 6.2 收发信机系统的 FPGA 实现 |
| 6.2.1 发信机 FPGA 部分实现 |
| 6.2.2 收信机 FPGA 部分实现 |
| 6.3 DSSS 收发信机的整体实现及演示 |
| 6.4 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 攻读硕士期间发表的学术论文 |
| 攻读硕士期间参加的科研项目 |
| 攻读硕士期间获得的科研成果 |
（4）基于时钟控制技术的IC低功耗设计研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 低功耗 IC 技术的研究意义 |
| 1.1.2 低功耗技术应用 |
| 1.2 研究现状 |
| 1.2.1 低功耗 IC 技术的发展现状 |
| 1.2.2 低功耗的分类 |
| 1.3 低功耗优化方法 |
| 1.4 论文的主要工作 |
| 1.5 论文的组织结构 |
| 第二章 IC 低功耗优化技术 |
| 2.1 集成电路中影响功耗的因素 |
| 2.1.1 功耗的来源 |
| 2.1.2 降低功耗的基本途径 |
| 2.2 数字集成电路的低功耗优化技术 |
| 2.2.1 工艺的低功耗优化技术 |
| 2.2.2 电路级的低功耗优化技术 |
| 2.2.3 逻辑门级的低功耗优化技术 |
| 2.2.4 寄存器传输级的低功耗优化技术 |
| 2.2.5 算法级的低功耗优化技术 |
| 2.2.6 系统级的低功耗优化技术 |
| 2.3 本章小结 |
| 第三章 低功耗 Profiling timer 模块的设计 |
| 3.1 在 profiling timer 模块设计中所用到的低功耗设计方法 |
| 3.1.1 门控时钟技术 |
| 3.1.2 门控电源技术 |
| 3.1.3 变频技术 |
| 3.2 profiling timer 模块设计原则 |
| 3.2.1 设计考虑 |
| 3.2.2 统筹兼顾与主要矛盾 |
| 3.3 profiling timer 模块结构 |
| 3.4 profiling timer 模块的设计 |
| 3.4.1 CPU 状态检测功能块的设计 |
| 3.4.2 平均计算功能块的设计 |
| 3.4.3 阈值检查功能块的设计 |
| 3.4.4 硬件控制功能块的设计 |
| 3.5 本章小结 |
| 第四章 低功耗 Profiling timer 模块的验证 |
| 4.1 芯片验证 |
| 4.1.1 SOC 功能验证 |
| 4.1.2 层次化验证 |
| 4.1.3 模块级验证 |
| 4.1.4 系统级验证 |
| 4.2 低功耗 Profiling timer 模块的验证技术 |
| 4.2.1 profiling timer 的验证目标 |
| 4.2.2 profiling timer 模块的功能验证 |
| 4.2.3 profiling timer 模块代码覆盖率 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 新技术展望 |
| 致谢 |
| 参考文献 |
| 附录 A Profiling timer 顶层 VHDL 代码 |
| 附录 B CPU 状态检测功能块 VHDL 代码 |
| 附录 C 平均计算功能块 VHDL 代码 |
| 附录 D 阈值检查功能块 VHDL 代码 |
（5）地面数字电视广播传输系统同步算法仿真与FPGA实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 课题背景和意义 |
| 1.2 地面数字电视广播的基本需求 |
| 1.3 国内外地面数字电视传输的现状 |
| 1.4 本文的主要工作 |
| 第二章 DTMB系统概述 |
| 2.1 DTMB系统发送端整体结构 |
| 2.2 DTMB系统帧结构及其特点 |
| 2.3 OFDM符号及上变频 |
| 2.4 DTTB信道特征 |
| 2.5 接收机系统概述 |
| 第三章 接收机前端基带变换的设计与实现 |
| 3.1 Hilbert变换的设计与实现 |
| 3.1.1 Hilbert变换的原理 |
| 3.1.2 Hilbert变换系数的设计 |
| 3.1.3 Hilbert滤波器的实现结构 |
| 3.1.4 Hilbert滤波器系数的优化 |
| 3.1.5 Hilbert滤波器仿真 |
| 3.2 数字下变频的设计与实现 |
| 3.2.1 传统下变频方法 |
| 3.2.2 CORDIC算法介绍 |
| 3.2.3 CORDIC算法实现下变频 |
| 3.3 本章小结 |
| 第四章 DTMB接收机同步模块的设计与实现 |
| 4.1 引言 |
| 4.2 算法设计 |
| 4.2.1 符号和采样联合同步 |
| 4.2.2 频率同步 |
| 4.2.3 环路滤波器设计 |
| 4.2.4 相位匹配 |
| 4.2.5 算法仿真 |
| 4.3 结构实现 |
| 4.3.1 内插滤波器实现 |
| 4.3.2 根升余弦滤波器实现 |
| 4.3.3 PN序列生成及相关器实现 |
| 4.3.4 峰值检测及误差提取 |
| 4.3.5 相位匹配 |
| 4.3.6 频偏估计的实现 |
| 4.4 硬件仿真 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者攻读学位期间发表的学术论文 |
（6）中国地面数字电视单载波编码调制系统中的关键模块设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及国内外现状 |
| 1.2 课题研究意义 |
| 1.3 工作任务及论文结构 |
| 第二章 中国地面数字电视单载波编码调制系统的原理与结构 |
| 2.1 地面数字电视的基本原理与传输框架 |
| 2.2 单载波编码调制系统中模式的选取 |
| 2.3 中国地面数字电视单载波编码调制系统的结构 |
| 2.3.1 信道编码 |
| 2.3.2 帧结构 |
| 2.3.3 信道调制 |
| 2.4 课题研究平台 |
| 2.5 本章小结 |
| 第三章 信道编码的设计与仿真 |
| 3.1 调节输入码率、插入空时钟节拍的设计与仿真 |
| 3.2 扰码的设计与仿真 |
| 3.2.1 扰码在Matlab 平台下的设计与仿真 |
| 3.2.2 扰码在Xilinx 平台下的设计与仿真 |
| 3.3 BCH(762,752)码的设计与仿真 |
| 3.3.1 BCH 码在Matlab 平台下的设计与仿真 |
| 3.3.2 BCH 码在Xilinx 平台下的设计与仿真 |
| 3.4 交织的设计与仿真 |
| 3.4.1 交织在Matlab 平台下的设计与仿真 |
| 3.4.2 交织在Xilinx 平台下的设计与仿真 |
| 3.5 系统信息的实现 |
| 3.6 本章小结 |
| 第四章 LDPC 编码的原理、设计与仿真 |
| 4.1 LDPC 码的定义 |
| 4.2 LDPC 的编码分析 |
| 4.2.1 RU 编码算法 |
| 4.2.2 针对国标LDPC 的算法 |
| 4.3 LDPC(7493,6096)的硬件设计与仿真 |
| 4.3.1 分块矩阵内的编码计算——SRAA 电路的设计与仿真 |
| 4.3.2 分块矩阵按行计算——SRAA 的改进电路的设计与仿真 |
| 4.3.3 列间计算——LDPC(7493,6096)的编码电路的设计与仿真 |
| 4.4 LDPC(7493,6096)编码的验证分析 |
| 4.5 本章小节 |
| 第五章 帧结构、星座映射的设计与仿真 |
| 5.1 帧结构的设计与仿真 |
| 5.1.1 帧头的设计与仿真 |
| 5.1.2 帧体数据处理的设计与仿真 |
| 5.1.3 组帧的设计与仿真 |
| 5.1.4 双导频插入的设计与仿真 |
| 5.2 星座映射的设计与仿真 |
| 5.2.1 星座映射在Matlab 平台下的设计与仿真 |
| 5.2.2 星座映射在Xilinx 平台下的设计与仿真 |
| 5.3 本章小结 |
| 第六章 结束语 |
| 6.1 本文工作总结 |
| 6.2 下一步研究工作 |
| 参考文献 |
| 致谢 |
| 个人简历 |
| 攻读硕士学位期间的研究成果 |
（7）DVB-T系统中内编/解码模块的软件仿真与FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容及章节安排 |
| 第2章 DVB-T系统概述 |
| 2.1 DVB-T系统 |
| 2.2 DVB-T系统发射机组成 |
| 2.2.1 外码模块 |
| 2.2.2 内码模块 |
| 2.2.3 OFDM模块 |
| 2.3 DVB-T系统接收机模型 |
| 2.4 本章小结 |
| 第3章 DVB-T系统内码模块的软件仿真与性能分析 |
| 3.1 DVB-T系统软件仿真平台设计 |
| 3.1.1 软件仿真平台设计流程 |
| 3.1.2 软件仿真平台多参数设置 |
| 3.2 内码译码模块设计 |
| 3.2.1 Viterbi译码算法 |
| 3.2.2 Viterbi硬判决和软判决译码 |
| 3.3 DVB-T接收机内码解码算法分析与仿真 |
| 3.4 本章小结 |
| 第4章 DVB-T系统内码译码模块的FPGA实现与测试 |
| 4.1 FPGA设计流程及其平台 |
| 4.2 Viterbi译码器的FPGA实现 |
| 4.2.1 各模块的设计和实现 |
| 4.2.2 幸存路径信息管理译码模块三种实现方案的比较 |
| 4.2.3 幸存路径信息管理译码模块的实现 |
| 4.3 Viterbi译码器的测试验证 |
| 4.4 本章小结 |
| 第5章 结论与展望 |
| 5.1 本文工作总结 |
| 5.2 存在问题和未来工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及参加的科研项目 |
（8）数字电视地面广播基带恢复系统的实现及LDPC译码算法的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语说明 |
| 第一章 绪论 |
| 1.1 电视技术发展简史 |
| 1.2 国外地面传输标准简介 |
| 1.2.1 欧洲DVB-T标准 |
| 1.2.2 美国ATSC标准 |
| 1.2.3 DVB-T和ATSC性能比较 |
| 1.3 本文的工作 |
| 第二章 我国数字电视地面广播标准及上海交大ADTB-T接收系统 |
| 2.1 数字电视地面广播标准的技术特点 |
| 2.1.1 调制发射系统结构 |
| 2.1.2 BCH 和LDPC级联的信道编码 |
| 2.1.3 QAM映射方式 |
| 2.1.4 符号卷积交织 |
| 2.1.5 分级的数据帧结构 |
| 2.2 ADTB-T接收系统 |
| 2.2.1 ADTB-T内接收机 |
| 2.2.2 ADTB-T外接收机 |
| 2.3 本章小结 |
| 第三章 ADTB-T外接收机中的系统模式检测的设计与实现 |
| 3.1 引言 |
| 3.2 正交码与系统信息矢量 |
| 3.2.1 正交码与沃尔什函数 |
| 3.2.2 系统信息矢量及其生成方法 |
| 3.3 算法和实现 |
| 3.3.1 模式检测的理论基础和算法 |
| 3.3.2 算法步骤描述 |
| 3.3.3 流程分析 |
| 3.3.4 实现方法 |
| 3.3.5 硬件结果 |
| 3.4 本章小结 |
| 第四章 ADTB-T外接收机中的基于SDRAM的卷积解交织器设计 |
| 4.1 几种交织器的基本原理 |
| 4.1.1 块交织器 |
| 4.1.2 随机交织器 |
| 4.1.3 卷积交织器 |
| 4.2 卷积交织与解交织的几种实现方法 |
| 4.2.1 移位寄存器法 |
| 4.2.2 RAM分区循环移位法 |
| 4.2.3 RAM整块循环移位法 |
| 4.3 SDRAM的控制逻辑及控制器的设计与实现 |
| 4.3.1 SDRAM的控制逻辑 |
| 4.3.2 SDRAM控制器的设计与实现 |
| 4.4 ADTB-T系统中的硬件实现结果 |
| 4.5 本章小结 |
| 第五章 ADTB-T系统中的LDPC编译码器的设计与实现 |
| 5.1 LDPC码的构造方法 |
| 5.2 LDPC码编码算法与编码器实现 |
| 5.2.1 RU编码算法 |
| 5.2.2 QC-LDPC的编码方法 |
| 5.2.3 ADTB-T系统中编码器的设计 |
| 5.2.4 ADTB-T系统中编码器的FPGA实现 |
| 5.3 LDPC码的译码算法 |
| 5.3.1 置信传播算法及其简化算法 |
| 5.3.2 BF算法及其改进算法 |
| 5.3.3 各种译码算法性能比较 |
| 5.4 译码器的实现 |
| 5.4.1 常用的LDPC译码器结构 |
| 5.4.2 ADTB-T中准循环译码器实现结构 |
| 5.4.3 ADTB-T中三种LDPC码率复用实现 |
| 5.4.4 ADTB-T采用三合一复用译码器的系统接收机性能结果 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 附录 测量中用到的信道模型 |
| 参考文献 |
| 致谢 |
| 攻读学位期间发表的学术论文 |
（9）基于PCI总线的RS编译码接口卡的设计与FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 课题背景 |
| 1.2 国内外研究现状 |
| 1.3 课题设计内容 |
| 1.4 课题的目的和意义 |
| 1.5 论文的组织结构 |
| 第二章 RS 编译码接口卡的总体设计 |
| 2.1 RS 编译码接口卡的总体设计 |
| 2.2 开发工具简介 |
| 2.3 Cyclone 系列器件 |
| 2.4 FPGA 开发板简介 |
| 第三章 数学基础和编码的基本理论 |
| 3.1 信道编码理论 |
| 3.2 数学基础 |
| 3.3 编码理论 |
| 第四章 RS 编/译码算法 |
| 4.1 RS 编码算法 |
| 4.2 RS 译码算法 |
| 第五章 RS 编码器硬件设计与实现 |
| 5.1 RS 编/译码器基本单元电路 |
| 5.2 RS 编码器的设计 |
| 5.3 与现有的RS(255,223)编码器性能的比较 |
| 第六章 RS 译码器硬件的设计与实现 |
| 6.1 RS(255,223)译码器的组成 |
| 6.2 伴随式计算器的设计 |
| 6.3 关键方程求解器的设计 |
| 6.4 计算错误值多项式的设计 |
| 6.5 错误位置计算器的设计 |
| 6.6 错误值计算器的设计 |
| 6.7 FIFO 控制器的设计 |
| 6.8 与现有的RS(255,223)译码器性能的比较 |
| 第七章 PCI 总线研究与分析 |
| 7.1 PCI 总线概述 |
| 7.2 PCI 总线信号的定义 |
| 7.3 PCI 总线命令 |
| 7.4 基本传输控制 |
| 7.5 PCI 总线读写访问时序 |
| 第八章 PCI 总线控制器的设计与实现 |
| 8.1 PCI 总线控制器的组成 |
| 8.2 PCI 总线控制器的逻辑实现 |
| 第九章 RS 编译码接口卡的FPGA 实现 |
| 9.1 RS 编码器仿真 |
| 9.2 RS 译码器仿真 |
| 9.3 PCI 总线控制器仿真 |
| 9.4 硬件实现 |
| 9.5 课题设计过程中遇到的问题和解决方法 |
| 第十章 结论 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）基于AVS的数字电视系统及其相关技术研究（论文提纲范文）
| 论文摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 数字电视(DTV：Digital television)系统简介 |
| 1.2 我国数字电视现状 |
| 1.2.1 概况 |
| 1.2.2 研究方向 |
| 1.2.3 面临的问题 |
| 1.3 AVS知识产权的自主性 |
| 1.4 本文主要研究内容以及意义 |
| 第二章 AVS在数字电视中的应用 |
| 2.1 数字电视编码标准简介 |
| 2.1.1 MPEG-2在数字电视中的应用 |
| 2.1.2 其它视频编码标准 |
| 2.2 AVS标准的主要特征 |
| 2.3 AVS与MPEG-2和H.264／AVC的比较 |
| 2.4 AVS在数字电视中应用的优越性 |
| 2.5 小结 |
| 第三章 MPEG-2到AVS转码器的研究 |
| 3.1 转码器简介 |
| 3.1.1 概述 |
| 3.1.2 MPEG-2到AVS转码器的必要性 |
| 3.2 MPEG-2到AVS转码器研究 |
| 3.2.1 MPEG-2和AVS编码特征比较 |
| 3.2.2 转码器的实现 |
| 3.2.3 转码器系统结构 |
| 3.2.4 性能分析 |
| 3.3 转码过程中的噪声叠加分析 |
| 3.3.1 理论分析 |
| 3.3.2 实验结果及分析 |
| 3.4 小结 |
| 第四章 AVS系统层研究 |
| 4.1 系统层简介 |
| 4.2 AVS的系统层与MPEG-2系统层比较 |
| 4.3 AVS的系统层实现 |
| 4.3.1 PES分组器的实现 |
| 4.3.2 节目流复用器的实现 |
| 4.3.3 传输流复用器的实现 |
| 4.3.4 利用MPEG-2复用器实现AVS的复用解复用 |
| 4.4 小结 |
| 第五章 终端接收系统的研究 |
| 5.1 终端接收系统简介 |
| 5.1.1 终端接收系统简介 |
| 5.1.2 条件接收系统 |
| 5.1.3 现有系统的优缺点 |
| 5.2 机卡分离的条件接收系统方案 |
| 5.2.1 简介 |
| 5.2.2 机卡分离解决方案 |
| 5.2.3 三者的比较 |
| 5.3 机道分离 |
| 5.3.1 机道分离的必要性 |
| 5.3.2 系统实现 |
| 5.3.3 与AVS结合的优越性 |
| 第六章 基于AVS的数字电视系统 |
| 6.1 基于AVS的数字电视卫星直播系统 |
| 6.1.1 简介 |
| 6.1.2 基于AVS的数字电视卫星直播系统 |
| 6.1.3 系统实验平台 |
| 6.2 系统的主要模块 |
| 6.2.1 转码器 |
| 6.2.2 接收卡 |
| 6.2.3 解码器 |
| 6.2.3.1 Intel多媒体指令集简介 |
| 6.2.3.2 耗时模块的指令集优化 |
| 6.2.3.2 优化后的结果分析 |
| 6.3 系统性能 |
| 6.4 小结 |
| 第七章 总结与展望 |
| 参考文献 |
| 作者在攻读博士学位期间的成果 |
| 致谢 |
四、ATSC-8VSB接收芯片中外码系统的设计与实现（论文参考文献）
- [1]手机基带芯片处理器负载计数器的设计与验证[D]. 奚宏亚. 西安电子科技大学, 2016(03)
- [2]基于DMB-TH信号模式的同步和均衡系统设计与实现[D]. 王仙强. 福州大学, 2015(06)
- [3]DSSS软件收发信机的研究及FPGA实现[D]. 郑东. 黑龙江大学, 2013(S1)
- [4]基于时钟控制技术的IC低功耗设计研究[D]. 侯辰俊. 西安电子科技大学, 2013(S2)
- [5]地面数字电视广播传输系统同步算法仿真与FPGA实现[D]. 薛玉旺. 北京邮电大学, 2009(03)
- [6]中国地面数字电视单载波编码调制系统中的关键模块设计[D]. 向黎. 电子科技大学, 2008(04)
- [7]DVB-T系统中内编/解码模块的软件仿真与FPGA实现[D]. 胡夕凯. 西南交通大学, 2008(08)
- [8]数字电视地面广播基带恢复系统的实现及LDPC译码算法的研究[D]. 吴子彧. 上海交通大学, 2007(06)
- [9]基于PCI总线的RS编译码接口卡的设计与FPGA实现[D]. 许春凤. 内蒙古工业大学, 2006(04)
- [10]基于AVS的数字电视系统及其相关技术研究[D]. 王国中. 华东师范大学, 2006(10)