一、高速数字系统中的信号完整性及实施方案（论文文献综述）
毛雨阳[1]（2020）在《基于FPGA的新型数字微镜芯片功能测试系统》文中研究表明集成电路规模的增大与工作频率的提升使得集成电路芯片的测试难度与日俱增,业界对具有高性能、高度自动化的集成电路测试设备的需求也应运而生。然而目前市面上的测试仪器自动化程度低,难以满足日益增长的测试需求,且价格昂贵,针对专门芯片的可定制化测试平台更是寥寥无几。应一家日本企业的项目需求,本文设计并实现了一套基于FPGA的新型数字微镜芯片功能测试系统,旨在为集成电路芯片提供一个自动化的测试平台,降低重复测试的成本,提高芯片制造的管控能力和生产效率。该系统由自主设计的10层测试驱动板和6层测试子板组成,总共包含1271个元器件以及4130个连接网络。其中驱动板采用集成FPGA+ARM架构的ZYNQ系列片上系统作为核心处理器,辅以MCU作为辅助控制器,搭载视频处理器、DDR3 SDRAM以及高速LVDS接口等外设;子板仅作为待测芯片的载体,提供必要的基础外设。在设计过程中,本文借助仿真工具和严格的理论计算,实现了从信号完整性、电源完整性以及电磁兼容性三个方面优化系统的硬件设计。同时,本文将上述硬件平台与自研的软件系统相结合,实现了新型数字微镜芯片的功能测试。软件部分通过FPGA的数字RTL设计实现芯片的驱动以及功能测试;通过MCU软件设计实现指令解析、数据传输以及系统配置;通过用户操作界面设计提供可视化测试界面。同时,操作界面配备了数据库,支持测试数据的存储和检索,为后续的分析提供依据。本文所设计的基于FPGA的芯片功能测试系统以新型数字微镜芯片为主要测试对象,并充分考虑了其他集成电路芯片测试的兼容性。FPGA的高可重构性使该系统可针对不同测试需求定制相应的测试内容,为芯片的设计验证、产品检验以及现场维护等工作提供解决方案,具有广阔的应用前景和现实意义。
谭文俊[2]（2020）在《高分辨率事件计时器设计与实现》文中指出高分辨率事件计时技术用于精确测量事件发生时刻,涉及模拟数字电路、精密测量仪器、高速信号处理等多学科知识。在各个领域有着广泛的应用,比如激光测距、激光成像雷达、卫星发射、远距离星地对时、导航通信与定位、高速信号测试仪器等许多方面。本文围绕高分辨率事件计时器展开研究,经过方案论证、硬件电路仿真设计、数字逻辑设计、上位机软件编写和实验验证,实现了LSB为5ps的高分辨率事件计时器设计,具体包括:1、深入分析了基于TAC的高分辨率时间间隔测量原理,探讨了该方法测量速度较慢和温度漂移明显的问题,并结合项目实际需求,给出了电路改进和实现方案。2、在总体方案的基础上,完成核心器件的选型。硬件电路设计采用模块化设计思想,主要包括比较器整形模块,逻辑控制模块、时间间隔测量模块、锁相时钟模块,自校正模块、系统状态监测模块和ARM。针对不同模块,给出设计思路,其中基于双恒流源结构的TAC电路解决了电容电荷恢复时间过长的问题,在保证测量精度的前提下,提升测量重复率。3、高分辨率计时器系统采用FPGA+RAM的架构实现数据的采集、处理和传送,其中FPGA与分立元器件协同配合实现多通道独立测量。逻辑设计采用自顶向下的设计原则,将方案划分为三个模块:数据采集与处理、数据整合模块和通讯模块。4、为了进一步提高系统精度与分辨率,笔者做了以下三个工作:首先进行TAC的电路噪声分析和模型仿真,指导低噪声电路搭建。其次设计自校正电路和校正算法来消除ADC增益误差和温漂影响。最后搭建锁相环电路,在保证参考时钟和系统时钟相位同步的前提下,输出高质量时钟信号。最终测试结果显示:测量RMS标准差达到3.6ps,计时重复频率大于2kHz。关键指标满足项目需要。
盛磊[3]（2019）在《电流脉冲型数字化谱仪的研制》文中研究表明随着社会经济、科学技术研究与应用的发展与深入,核技术的应用的范围与实践种类日益的繁多,所需要进行的辐射探测的剂量范围与射线种类也日趋庞杂。以往针对特定类型的探测器所设计的放大器与谱仪可能在应用中存在高计数率下丢失脉冲数据,同时由于其只能获得放射性核素的能量信息,存在无法获得原始脉冲信号携带信息等的局限性,而在某些研究应用场合需要对原始信号的信息进行提取的需求则无法实现,对于上述的工作需求工作场合,需要研制一型在高计数率下亦可以进行核脉冲信号所携带的各类信息分析的可靠核信号分析仪器,应当采用设计的电流脉冲型数字化谱仪来解决当前谱仪的局限。通过高速ADC对原始电流脉冲信号的采集,同时进行数字信号分析处理获得其代表的各类信息。该电流脉冲型数字化谱仪具有高脉冲通过率,高计数通过率,以及同时获得多种原始脉冲信息的特点。本文设计并实现了一型电流脉冲型数字化谱仪,本课题来源于国家重点研发计划项目《高分辨率航空伽马能谱测量及机载成像光谱测量技术》（2017YFC0602100）,现阶段的主要研究成果有:1、设计研制了采样率为500MSPS的电流脉冲型的数字化能谱仪硬件系统,包括高速模拟预处理电路、高速数字电路、高速并行实时数字处理逻辑与多轨的低噪声高负载能力的电源系统;2、所研发的能谱仪的数字多道子板面积仅有5cm×8cm,采用六层板设计,包括三个信号层,两个地层,一个电源层,占用空间小,信号完整性好,电源稳定性强,电路散热性能好。其中能谱仪数字多道子板可以以多路复用进行多通道扩展,能谱仪底板采用FPGA控制USB架构,高速的传输单元可以充分发挥数字处理单元的高速并行特性;3、针对电路运行速度高,电流需求大,数据传输距离相对较远的复杂设计特点,在印刷电路板设计完成之后,进行了板级的印刷电路板信号完整性仿真、印刷电路板电源完整性仿真与PCB热设计仿真等措施,辅助改进了初步的设计,使得硬件功能进一步完善,运行更加稳定,数字逻辑电源最大稳定供电电流达到3.5A,输入信号噪声经过测试控制到2.07mV;4、针对高通过率的需要与电流脉冲信号的高速特点,设计了等效运行速度达到500MHz的快慢双通道数字逻辑,其中基于反褶积的快通道进行实时高计数率下粒子事件触发与粒子事件获取,另有基于数字恒比定时慢通道来保证准确的与能量信息的提取;5、针对对原始的电流脉冲信号采集后信息分析的需求,设计了高速实时的脉冲时间信息获取、电流脉冲信号上升时间获取,电流脉冲信号下降时间获取的数字逻辑功能实现模块,可以对于输入的每一个粒子脉冲进行时间信息的提取,同时针对电路耦合探测器输出信号在阻抗不匹配是可能使得输入信号产生抖动的情况,进行了专门的逻辑抗抖动设计,所提取脉冲的时间信息的提取精度达到2ns;6、针对逻辑芯片中逻辑运算量偏大、逻辑运行速率较高、时序较为紧张等特点,通过多种方式采用一些辅助逻辑处理措施与单元保证全能谱仪逻辑的稳定运行。其中对于数字逻辑中多个数字逻辑时钟域协同工作的情况,进行了专门的多种形式的跨时钟域处理,降低数字逻辑中由于竞争冒险而影响逻辑稳定运行的概率;7、针对高速信息的传输,大容量脉冲信息提取后实时分析的需求,开发可扩展底板来进行能谱合成与数据高速传输。最终完成了具有扩展能力的电流脉冲型数字化能谱仪,数字化谱仪基于纯FPGA结构,其中模拟输入带宽为190MHz,输入信号发生器产生的连续信号可以在99.9%的通过率下达到29MHz的脉冲输入频率,采用NaI探测器可以在99Kcps的输入脉冲频率下可以获得95%的活时间与7.69%的137Cs的分辨率,采用LaBr3探测器,测试137Cs的分辨率可以达到3.0%,137Cs符合峰与主峰计数之比降低至0.13%,在五种放射源同时测试时,可以准确通过寻峰获得所放置的所有五种放射源,分析射线能量与输出峰位道址表明谱仪线性度达到0.9997,同时对NaI与LaBr3的电流脉冲信号也可以较为准确获得其信号的上升沿与下降沿时间信息,达到电流脉冲型数字化能谱仪的设计目的。能谱仪可以用于散裂中子源实验中产物的测量与其它高放射性活度工况下的能谱测量,也可用于对于多种闪烁体对于不同能量与种类射线响应的研究实验。
王雪坤[4]（2013）在《高速电路设计中的信号完整性分析》文中指出随着集成电路频率的增加、信号上升和下降沿变化速度加快，信号完整性问题已成为高速电路板设计中关键的问题之一。分析导致信号完整性问题原因，充分考虑信号完整性的影响因素，从而采取有效的措施，已经成为PCB电子工程师设计的一个重大课题。本文研究了高速PCB设计中出现的信号完整性问题。对信号完整性的定义以及产生信号完整性噪声问题的最主要的四个特定的噪声源，从理论层面上分析了这四个噪声源产生的原因和相关的解决办法。在介绍了IBIS模型与建模之后，利用Mentor公司的HyperLynx软件对信号完整性问题的反射、串扰等作了相应的仿真。在充分考虑信号完整性的基础上，运用相应的分析方法，借助强有力的EDA工具，使设计出的PCB版图更加符合要求，制出的PCB板性能更稳定可靠。系统工作正常。利用高速PCB设计新方法可以缩短研发周期，降低成本，这也进一步表明信号完整性分析对于高速PCB设计的重要性。通过对过孔概念和相关理论的研究，再结合Mentor公司的HyperLynx软件对过孔等效电路的仿真分析，得出过孔在高速电路设计中的影响是不可避免的结论。在过孔必要存在的基础下，只有对过孔和板层参数设置才能更好的解决过孔在电路中的信号完整性问题。运用HyperLynx软件，结合示例进行HyperLynx软件的仿真模式和分析方法，进一步证明信号完整性问题在高速电路中的产生的效应和影响。
李辉[5]（2013）在《TD-LTE基带芯片验证系统信号完整性研究》文中进行了进一步梳理LTE作为下一代通信技术,因其技术和成本优势被广大运营商普遍接收,LTE基带芯片的研发及验证工作成为LTE技术推广的关键步骤。本文正是基于TD-LTE基带芯片验证系统的设计,对高速信号进行信号完整性研究与分析。本文简要介绍了TD-LTE基带芯片验证系统的构成,对其中的关键模块进行信号完整性需求分析。详细阐述了在高速PCB设计中用到信号完整性的基本原理,包括传输线理论、趋肤效应、信号反射及信号间的串扰等。结合实际需求,分析了多种仿真模型的工作原理及各自的适用范围,并选用IBIS模型进行行为级仿真。最后以验证平台的具体信号为例进行仿真分析,并逐步完善设计,成功完成了系统结构的优化,满足了验证平台对信号完整性要求,圆满完成了LTE基带芯片的验证工作。本文主要的创新及工作成果主要有：1)根据基带芯片的设计架构,参与完成了基带芯片验证平台的设计及芯片的验证与调试工作。2)利用信号完整性的基本理论和研究方法,完成了基带芯片与FPGA、SDRAM内存条、标准高速接插件之间单端信号反射、串扰的仿真,根据仿真结果制定了PCB设计的详细约束规则,为高速PCB设计提供了切实可行的研究方法。3)通过对基带芯片外部存储器接口拓扑结构的仿真,得出了共用高速和低速存储设备的部分总线的方案具有一定局限性的结论,对更高工作速率内存模块的兼容性较差,为基带芯片后续版本的设计提出了参考意见。4)完成了高速差分串行信号的仿真研究,并通过仿真结果（眼图）逐步优化设计,实现了1GHz差分信号的良好传输,对研究更高速率的串行差分信号传输有实践意义。
尤旭[6]（2011）在《宽带综合数据光同步网的高速率传输的可靠性研究》文中提出以太网是目前局域网与工业网络的主流网络,由于其协议采用CSMA/CD的协议,实时性有时无法保证,存在难以实现多种数据综合传输的缺点。为了能从根本上克服以太网的这种缺点,同时又能很好的与下一代网络（NGN）衔接,希望设计一种全新的网络,它能够使不同业务、不同数据结构、不同传输速率、不同连接信令都能在同一种网络中进行传输,这就是宽带综合数据光同步网（WIDOSNet）。其解决上述诸多问题的方法就是,按需求分配信道容量,实现传输与业务分离、传输与控制分离。宽带综合数据光同步网的网络结构主要由集中器与节点两部分构成。在过去的节点系统设计中,其背板的数据传输是一种并行的传输方式。由于网络需求的传输速率不断地提升,在数据速率超过1Gbps时,很多在低频时不必考虑的问题都突显出来,如反射、串扰、同步开关噪声等信号完整性等问题,并行传输方式不再是可靠与经济的方法。如何解决在硬件系统中遇见的瓶颈,这就是本文论述与设计的:采用高速串行的传输方式替代原设计的并行传输方式的方案。文中对宽带综合数据光同步网这种高速数字电路在设计和实现过程中会出现的信号完整性问题进行了说明,对反射和串扰两大主要信号完整性问题的解决方案进行了仿真分析并给出了抑制策略。然后基于串行的传输方式对宽带综合数据光同步网的网络节点结构进行了改进的设计,为了更好的满足系统传输的高速性与可靠性,提出了一种基于FPGA的解决方案并设计了硬件电路。
祝秀波[7]（2011）在《电力系统二次设备PCB板抗干扰与信号完整性分析》文中进行了进一步梳理现代电力系统中电子设备的运用随处可见,对它的依赖程度也越来越高,电子设备的信号完整性与电力系统能否正常运行密切相关。尤其是随着信号边沿速率的提高和工作电平的降低,信号在传输过程中抗干扰能力越来越弱,PCB的电气参数变化,元器件的布局,信号走线方式等因素,都将对信号的传输产生影响,导致信号完整性问题,严重的可能将导致系统无法正常工作。因此在高速PCB设计过程中应当给予信号完整性高度的重视。信号完整性问题主要包括反射、串扰、同步开关噪声。本文以传输线理论为基础,基于IBIS模型,分析了微带传输线的反射,串扰,地弹等现象产生的原因,提出了消除各种干扰的措施,并通过建模仿真分析比较各种解决方案。还对差分信号对的信号完整性进行了详细的分析。最后对光以太及电以太接口电路板进行了全局的仿真和详细仿真,对其信号完整性进行分析,找出存在干扰的网络,并提出改进方案,对改进措施进行了仿真验证,基本消除了网络上潜在的干扰发生。
高燚[8]（2010）在《高速芯片间光互连中并行光收发模块支撑板的设计》文中进行了进一步梳理近些年来,数据传输的大规模增长导致对传输带宽和速率的需求变得愈发地迫切。然而传统的电互连在传输上存在着带宽有限、速率难以达到更高的要求和电磁兼容等问题,存在不可突破的瓶颈,使其无法满足这一日益增长的带宽需求。而光互连以其传输容量大、速率高、无干扰、低功耗等优点越来越多的受到人们的青睐,势必取代电互连,成为未来通信中的主要互连方式。本文主要是为应用在光互连中的高速并行光模块设计制作测试支撑板。在第一章中,先对并行光互连的研究背景、研究现状进行了调研与分析。在第二章中,对高速电路中的信号完整性问题进行了研究,并探讨了一些高速PCB设计中的关键规则。在第三章中,本文通过先易后难,逐步探索,完成了12×3.125Gbps高速并行光模块测试支撑板的设计,积累了高速信号开发的经验,并运用到12×6.25Gbps高速并行光模块测试支撑板的设计中,并在实际的测试中得到了与设计预期基本相符的结果。在第四章中,对于应用在光互连中的MEMS光交换阵列,研究了现有的几种大规模结构,并提出了一种在光路中间增加微透镜从而缩小硅基片面积的方案,并以现有的三种大规模MEMS为实例,计算出在传统的Crossbar结构中,置入微透镜后使得微反射镜比未置入微透镜的半径减小了71%,硅基片面积缩小了77.8%；在Shuffle-Benes结构中,置入微透镜后使得微反射镜比未置入微透镜的半径减小了43.6%,硅基片面积缩小了74.9%；在Spanke-Benes结构中,置入微透镜后使得微反射镜比未置入微透镜的半径减小了41.3%,硅基片面积缩小了79%,提高了MEMS光交换阵列的性价比。最后在第五章中对全文进行了总结。
唐雄[9]（2009）在《总线结构的高速电路设计与信号完整性分析》文中进行了进一步梳理在未来的雷达、通信系统向数字化、软件化方向发展过程中,数字射频系统是其中最为重要的关键技术之一。数字射频系统的硬件电路是典型的总线结构高速电路,由于总线的工作频率高达数百兆赫兹,则必须考虑其信号完整性问题。本文结合总线结构的宽带数字射频系统设计实例（1.5GHz采样率的数字射频信号正交调制系统的设计与实现）,研究了信号完整性理论及应用,在此基础上设计出符合信号完整性要求的高速电路,并对实际电路进行了信号完整性仿真、分析和测试,结果证明所设计出来的总线结构的数字射频系统达到了预定的技术性能,能够满足信号完整性要求,可以实现宽带射频信号的采集、存储与处理的要求。论文以传输线理论、电磁场理论和散射参数理论为基础,给出了PCB走线特征阻抗计算公式以及几何结构和介电常数等因子对阻抗的影响分析,给出了差分阻抗的计算公式和差分电路的混合模S参数,并在此基础上分析了反射的计算,推导了串扰的计算公式,结合IBIS模型从频域和时域仿真分析了多种因素对串扰的影响,最后深入研究了总线结构的宽带数字射频系统设计和实现,并对实际电路进行了信号完整性仿真并给出了将其作为雷达环境信号模拟器应用时的测试结果。
陈振华[10]（2009）在《雷达目标模拟系统高速电路的设计与信号完整性分析》文中提出在现代雷达系统设计的过程中,雷达射频仿真系统研制已经成为其中的重要环节。雷达目标模拟系统是雷达射频仿真系统中产生目标、杂波和干扰信号的分系统,是雷达射频仿真系统中的重要组成部分,其性能的优劣对整个雷达射频仿真系统的性能具有举足轻重的影响。由于现代宽带雷达的基带信号带宽可高达几百兆赫兹,因此其雷达目标模拟系统须具有宽带相参的特点,其硬件电路是典型的高速电路,必须考虑信号完整性问题。本文首先详细阐述了宽带相参雷达目标模拟系统的组成及原理,针对模拟器宽带相参的特点,提出了一种基于数字射频存储技术（DRFM）的模拟器系统解决方法,并设计实现了瞬时带宽为400MHz的数字射频信号采集、存储及实时处理系统的高速硬件电路。可以满足瞬时带宽达400MHz的相参雷达目标、杂波与干扰等信号的模拟要求。本文结合雷达目标模拟器400MHz带宽数字射频处理通道高速电路的设计过程,对高速电路的信号完整性问题进行了较为深入的研究,分析了问题产生的原因并给出了高速电路PCB设计的信号完整性原则。在利用EDA软件Cadence对模拟器400MHz带宽数字射频处理通道PCB进行信号完整性仿真过程中,针对现有的SPICE模型到IBIS模型转化方法未考虑LVDS等差分类信号的缺点,提出了一种改进的模型转化方法,可以有效地消除现有方法因未考虑差分信号特点而产生的失真,并且使用转换得到的高速A/D的IBIS模型对400MHz通道PCB进行信号完整性仿真。仿真的结果证明了转换方法的正确性,验证了400MHz带宽数字射频处理通道的PCB设计能够满足信号完整性要求。
二、高速数字系统中的信号完整性及实施方案（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、高速数字系统中的信号完整性及实施方案（论文提纲范文）
（1）基于FPGA的新型数字微镜芯片功能测试系统（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景以及国内外现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究的目的与意义 |
| 1.4 本文主要工作、难点与创新点 |
| 1.4.1 本文主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计需求与总体架构 |
| 2.1.1 系统设计需求 |
| 2.1.2 系统总体架构 |
| 2.2 新型数字微镜结构与驱动显示原理 |
| 2.2.1 新型数字微镜结构简介 |
| 2.2.2 新型数字微镜基本显示原理 |
| 2.3 系统方案设计及指标论证 |
| 2.3.1 系统控制方案论证 |
| 2.3.2 芯片功能测试方案 |
| 2.3.3 数据传输方案论证 |
| 2.3.4 用户操作界面方案论证 |
| 2.4 本章小结 |
| 第三章 硬件方案设计 |
| 3.1 整体硬件方案概述 |
| 3.2 测试驱动板硬件设计 |
| 3.2.1 核心处理器模块设计 |
| 3.2.2 辅助控制器模块设计 |
| 3.2.3 视频处理器模块设计 |
| 3.2.4 存储器模块设计 |
| 3.2.5 数据互连接口模块设计 |
| 3.2.6 电源模块设计 |
| 3.2.7 时钟及复位模块设计 |
| 3.3 PCB互连与高速数字系统设计 |
| 3.3.1 高速数字系统设计问题及解决方案 |
| 3.3.2 信号完整性设计 |
| 3.3.3 电源完整性设计 |
| 3.3.4 电磁兼容性设计 |
| 3.4 PCB仿真设计 |
| 3.5 PCB版图及实物展示 |
| 3.6 本章小结 |
| 第四章 软件方案设计 |
| 4.1 软件整体架构 |
| 4.2 FPGA软件设计 |
| 4.2.1 数据互连模块设计 |
| 4.2.2 模块功能测试部分设计 |
| 4.2.3 图像显示测试部分设计 |
| 4.2.4 新型数字微镜驱动模块设计 |
| 4.3 MCU软件设计 |
| 4.3.1 指令解析模块设计 |
| 4.3.2 视频处理器控制模块设计 |
| 4.3.3 芯片内部温度测试模块设计 |
| 4.4 用户操作界面设计 |
| 4.4.1 触摸屏界面设计 |
| 4.4.2 上位机界面设计 |
| 4.5 本章小结 |
| 第五章 系统测试 |
| 5.1 系统测试准备 |
| 5.2 系统硬件测试 |
| 5.2.1 电源测试 |
| 5.2.2 时钟及复位信号测试 |
| 5.2.3 核心处理器测试 |
| 5.2.4 视频处理器测试 |
| 5.2.5 DDR3 测试 |
| 5.2.6 LVDS接口测试 |
| 5.3 系统功能测试 |
| 5.3.1 测试系统搭建说明 |
| 5.3.2 时钟适应性测试 |
| 5.3.3 数据通道适应性测试 |
| 5.3.4 地址通道译码测试 |
| 5.3.5 静态图像显示测试 |
| 5.3.6 动态图像显示测试 |
| 5.3.7 芯片内部温度测试 |
| 5.3.8 数据库测试 |
| 5.4 实际芯片测试结果展示 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 未来优化工作 |
| 6.2.1 硬件优化 |
| 6.2.2 软件优化 |
| 6.2.3 测试优化 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（2）高分辨率事件计时器设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 设计指标与论文结构 |
| 1.3.1 事件计时器设计指标 |
| 1.3.2 论文结构安排 |
| 第二章 事件计时器原理及方案论述 |
| 2.1 高分辨率事件计时主要方法 |
| 2.1.1 通用计数法 |
| 2.1.2 脉冲展宽法 |
| 2.1.3 游标法 |
| 2.1.4 时间幅度转换法 |
| 2.1.5 延迟线法 |
| 2.2 事件计时方法对比与分析 |
| 2.3 高分辨率事件计时器技术方案 |
| 2.3.1 基于TAC的事件计时基本原理 |
| 2.3.2 事件计时器方案论述 |
| 2.4 本章小结 |
| 第三章 事件计时器硬件电路设计 |
| 3.1 核心器件选型 |
| 3.1.1 模数转换芯片 |
| 3.1.2 FPGA选型 |
| 3.1.3 ARM选型 |
| 3.1.4 分立元器件选型 |
| 3.2 硬件系统总框架 |
| 3.3 时间间隔测量电路(TAC) |
| 3.3.1 窄脉冲产生电路设计 |
| 3.3.2 双恒流源充放电电路 |
| 3.3.2.1 充放电电路搭建 |
| 3.3.2.2 电路工作过程 |
| 3.3.2.3 电路模拟仿真 |
| 3.3.3 信号调理电路设计 |
| 3.3.4 数据采集电路设计 |
| 3.4 时钟锁相环电路设计 |
| 3.4.1 数字鉴相器 |
| 3.4.2 环路滤波器 |
| 3.4.3 压控晶体振荡器 |
| 3.5 自校正电路设计 |
| 3.6 辅助电路设计 |
| 3.6.1 温度及电压电流监测电路设计 |
| 3.6.2 电源模块设计 |
| 3.7 本章小结 |
| 第四章 事件计时器数字系统设计 |
| 4.1 计时器逻辑软件方案 |
| 4.2 独立采集模块设计 |
| 4.3 数据整合模块设计 |
| 4.4 数据通讯模块设计 |
| 4.4.1 命令解析模块设计 |
| 4.4.2 基于FSMC的收发模块设计 |
| 4.5 FPGA中历元模块的设计 |
| 4.6 温度监测模块设计 |
| 4.7 本章小结 |
| 第五章 低噪声电路优化与自校正实现 |
| 5.1 系统噪声对分辨率的影响 |
| 5.2 低噪声TAC电路分析 |
| 5.2.1 低噪声恒流源电路分析 |
| 5.2.2 低噪声信号调理电路分析 |
| 5.3 低噪声TAC电路设计与实现 |
| 5.3.1 仿真设计与实际验证 |
| 5.3.2 系统降噪措施 |
| 5.4 低抖动时钟实现 |
| 5.5 自校正算法设计与实现 |
| 5.5.1 校正算法实现 |
| 5.5.2 实际验证 |
| 5.6 本章小结 |
| 第六章 系统指标验证与数据分析 |
| 6.1 计时器测试平台 |
| 6.2 事件计时器功能调试 |
| 6.2.1 电源板调试 |
| 6.2.2 窄脉冲调试 |
| 6.2.3 电容充放电调试 |
| 6.3 事件计时器指标测试 |
| 6.3.1 测量标准差测试 |
| 6.3.2 计时重复率测试 |
| 6.3.3 计时器时刻量化测试 |
| 6.3.4 机功耗测试 |
| 6.4 本章小结 |
| 第七章 结论与展望 |
| 7.1 课题结论 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 项目研究成果 |
（3）电流脉冲型数字化谱仪的研制（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 研究背景与意义 |
| 1.2 本课题国内外研究现状 |
| 1.3 本文主要研究内容 |
| 1.4 本文的章节安排 |
| 第2章 电流脉冲型数字化谱仪硬件设计 |
| 2.1 高速模拟前端设计 |
| 2.1.1 输入保护电路 |
| 2.1.2 输入极性转换电路 |
| 2.1.3 程控直流偏移调节电路 |
| 2.1.4 抗混叠电路设计 |
| 2.2 高性能数字采集处理单元设计 |
| 2.2.1 高速ADC模块 |
| 2.2.2 数据与整机工作时钟系统 |
| 2.2.3 高性能FPGA处理模块 |
| 2.3 信号完整性分析 |
| 2.4 高品质高性能电源系统设计 |
| 2.4.1 多路低噪声电源轨设计 |
| 2.4.2 电源完整性分析 |
| 2.5 PCB热设计与分析 |
| 2.6 高速通信模块设计 |
| 第3章 电流脉冲型数字化谱仪程序设计 |
| 3.1 主要程序架构 |
| 3.2 主要算法功能模块 |
| 3.2.1 电荷积分与堆积拒绝方法设计 |
| 3.2.2 脉冲时间信息提取与符合 |
| 3.2.3 脉冲上升时间等参数提取模块 |
| 3.3 辅助处理功能模块 |
| 3.3.1 数字滤波器设计 |
| 3.3.2 数字基线扣除单元设计 |
| 3.3.3 高速数据流分配处理控制 |
| 3.4 逻辑实现补充处理模块 |
| 3.4.1 格雷码计数器与转换模块 |
| 3.4.2 探测器谱线合成与存储 |
| 3.4.3 FPGA数字处理可变参数控制 |
| 3.4.4 FPGA逻辑时序控制 |
| 3.4.5 通信控制 |
| 3.4.6 模拟信号处理控制逻辑 |
| 3.5 上位机软件 |
| 第4章 电流脉冲型数字化谱仪实验测试 |
| 4.1 直流偏移线性度测试 |
| 4.2 数字谱仪脉冲通过率测试 |
| 4.3 谱仪连接Na I闪烁体通过率与能谱测试 |
| 4.4 谱仪连接LaBr3 闪烁体分辨率与线性度测试 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
（4）高速电路设计中的信号完整性分析（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 信号完整性的基本概念 |
| 1.2 信号完整性研究的国内外现状 |
| 1.3 本课题研究的意义和目的 |
| 1.4 本人完成的工作和本文章的内容 |
| 1.4.1 本人完成的工作 |
| 1.4.2 本论文的内容 |
| 第二章 信号完整性问题中的基本理论 |
| 2.1 单一网络的信号质量 |
| 2.1.1 反射系数 |
| 2.1.2 反射与走线阻抗 |
| 2.1.3 反射与端接匹配 |
| 2.1.4 阻抗突变 |
| 2.2 串扰 |
| 2.2.1 容性串扰 |
| 2.2.2 感性串扰 |
| 2.2.3 总串扰 |
| 2.3 电源和地分配中的轨道塌陷噪声 |
| 2.4 电磁干扰 |
| 2.5 本章小结 |
| 第三章 信号完整性的仿真方法 |
| 3.1 模型与建模 |
| 3.1.1 IBIS 模型的种类 |
| 3.1.2 IBIS 模型的构成 |
| 3.1.3 IBIS 模型文件的表示 |
| 3.1.4 IBIS 模型的获取和验证 |
| 3.1.5 利用 IBIS 模型进行信号完整性分析 |
| 3.2 仿真 |
| 3.2.1 HyperLynx 的 LineSim 仿真介绍 |
| 3.2.2 HyperLynx 的 BoarSim 仿真介绍 |
| 3.3 本章小结 |
| 第四章 信号完整性问题中的过孔分析 |
| 4.1 过孔的概念 |
| 4.2 过孔的寄生效应 |
| 4.2.1 寄生电容 |
| 4.2.2 寄生电感 |
| 4.3 过孔效应的仿真 |
| 4.4 过孔的设计原则 |
| 4.5 本章小结 |
| 第五章 信号完整性问题的分析示例 |
| 5.1 高速电路设计步骤 |
| 5.2 信号完整性问题仿真示例分析 |
| 5.2.1 布局及布线前仿真 |
| 5.2.2 PCB 后仿真 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 回顾与总结 |
| 6.2 信号完整性分析工作展望 |
| 参考文献 |
| 攻读学位期间公开发表的论文 |
| 致谢 |
（5）TD-LTE基带芯片验证系统信号完整性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 1 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 课题的国内外研究现状 |
| 1.3 论文的主要内容及章节安排 |
| 2 TD-LTE基带芯片验证平台 |
| 2.1 TD-LTE基带芯片基本架构 |
| 2.2 TD-LTE基带芯片验证平台介绍 |
| 2.2.1 验证平台设计需求分析 |
| 2.2.2 主要功能模块介绍 |
| 2.3 本章小结 |
| 3 高速PCB的信号完整性分析 |
| 3.1 信号完整性概述 |
| 3.2 信号完整性基本原理及研究方法 |
| 3.2.1 传输线及其特性阻抗 |
| 3.2.2 趋肤效应 |
| 3.2.3 信号反射 |
| 3.2.4 信号间串扰 |
| 3.3 IBIS模型 |
| 3.3.1 IBIS模型的提出及发展 |
| 3.3.2 IBIS模型的构成 |
| 3.3.3 IBIS模型的验证及应用 |
| 3.4 本章小结 |
| 4 验证平台的信号完整性仿真 |
| 4.1 仿真前的准备 |
| 4.2 高速信号走线的仿真分析 |
| 4.2.1 单板SI仿真研究 |
| 4.2.2 板间SI仿真研究 |
| 4.3 本章小结 |
| 5 总结与展望 |
| 致谢 |
| 参考文献 |
（6）宽带综合数据光同步网的高速率传输的可靠性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景 |
| 1.2 国内外发展概况及趋势 |
| 1.3 本文研究的主要内容 |
| 1.4 论文结构 |
| 第2章 宽带综合数据光同步网简介 |
| 2.1 宽带综合数据光同步网原理 |
| 2.2 宽带综合数据光同步网的网络结构 |
| 2.3 宽带综合数据光同步网的特点 |
| 2.4 宽带综合数据光同步网的帧结构 |
| 2.4.1 宽带综合数据光同步网上行帧结构 |
| 2.4.2 宽带综合数据光同步网下行帧结构 |
| 2.5 本章小结 |
| 第3章 信号完整性研究 |
| 3.1 信号完整性定义与分类 |
| 3.2 反射噪声分析与端接技术 |
| 3.2.1 反射的产生原因 |
| 3.2.2 消除反射的端接匹配方案 |
| 3.2.3 端接方案的仿真分析 |
| 3.2.4 反射的抑制策略 |
| 3.3 串扰噪声分析 |
| 3.3.1 容性耦合 |
| 3.3.2 感性耦合 |
| 3.3.3 总串扰 |
| 3.3.4 串扰的仿真分析 |
| 3.3.5 串扰的最小化设计规则 |
| 3.4 同步开关噪声分析 |
| 3.5 本章小结 |
| 第4章 宽带综合数据光同步网的改进设计方案 |
| 4.1 系统的并行传输与串行传输方式的比较 |
| 4.2 串行传输的网络节点设计方案 |
| 4.3 本章小结 |
| 第5章 串行方式的网络节点硬件电路设计 |
| 5.1 网络节点硬件电路整体设计 |
| 5.2 FPGA 串行收发器 |
| 5.2.1 FPGA 的选择 |
| 5.2.2 EP4CGX15BF14 的结构与功能 |
| 5.3 FPGA 配置与下载 |
| 5.4 线路驱动器和接收器 |
| 5.5 连接器与传输线 |
| 5.5.1 连接器设计 |
| 5.5.2 传输线设计 |
| 5.6 外围电路 |
| 5.6.1 电源模块 |
| 5.6.2 SDRAM 存储模块 |
| 5.6.3 晶振模块 |
| 5.7 LVDS 信号在PCB 上设计要求 |
| 5.8 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及获得的科研成果 |
| 致谢 |
（7）电力系统二次设备PCB板抗干扰与信号完整性分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 研究现状 |
| 1.3 本文研究内容 |
| 第2章 高速信号完整性的理论分析 |
| 2.1 信号完整性理论研究 |
| 2.1.1 传输线理论 |
| 2.1.2 匹配理论 |
| 2.2 信号完整性 |
| 2.2.1 反射 |
| 2.2.2 串扰 |
| 2.2.3 同步开关噪声 |
| 2.3 本章小结 |
| 第3章 信号完整性的分析模型 |
| 3.1 HYPERLYNX 仿真软件 |
| 3.2 IBIS 模型简介 |
| 3.2.1 IBIS 模型概述 |
| 3.2.2 IBIS 模型的组成 |
| 3.2.3 IBIS 模型的建立与验证 |
| 3.3 IBIS 模型与信号完整性 |
| 3.4 IBIS 在信号完整性分析中的应用 |
| 3.5 本章小结 |
| 第4章 信号完整性解决方案 |
| 4.1 反射及端接方案仿真 |
| 4.1.1 典型的传输线反射模型 |
| 4.1.2 端接方案研究 |
| 4.2 差分对及端接方案 |
| 4.2.1 差分信号与差分对 |
| 4.2.2 差分对的匹配 |
| 4.2.3 差分对的匹配仿真 |
| 4.3 本章小结 |
| 第5章 二次设备信号完整性仿真 |
| 5.1 PCB 版全局仿真 |
| 5.2 PCB 板串扰详细仿真 |
| 5.3 PCB 板上差分信号仿真 |
| 5.4 本章小结 |
| 第6章 结论与展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
| 详细摘要 |
（8）高速芯片间光互连中并行光收发模块支撑板的设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 光互连技术的应用背景及研究状况 |
| 1.2.1 光互连技术的应用背景 |
| 1.2.2 芯片光互连的研究状况 |
| 1.3 本论文的结构安排 |
| 第二章 高速数字系统及PCB设计规则 |
| 2.1 高速数字电路 |
| 2.2 信号完整性的定义 |
| 2.2.1 串扰 |
| 2.2.2 电源退耦 |
| 2.2.3 阻抗匹配 |
| 2.2.4 内电层及内电层分割 |
| 2.2.5 传输线理论 |
| 2.3 高速PCB设计规则 |
| 2.3.1 板层的设计 |
| 2.3.2 电源层和地层 |
| 2.3.3 去耦电容 |
| 2.3.4 过孔 |
| 2.4 本章小结 |
| 第三章 高速并行光收发模块测试支撑板的设计 |
| 3.1 12×2.5 Gbps高速并行收发分立光模块测试支撑板的设计 |
| 3.1.1 测试支撑板描述 |
| 3.1.2 仿真过孔大小、反焊盘大小的影响 |
| 3.1.3 阻抗匹配设计 |
| 3.1.4 实测结果 |
| 3.2 12×6.25 Gbps高速并行收发一体光模块测试支撑板的设计 |
| 3.2.1 12×6.25 Gbps高速并行光模块的关键技术 |
| 3.2.2 高速并行光模块结构框图 |
| 3.2.3 阻抗匹配设计 |
| 3.2.4 实测结果 |
| 3.3 本章小结 |
| 第四章 MEMS硅基片面积缩小的方案 |
| 4.1 MEMS简介 |
| 4.2 高斯光束模型 |
| 4.3 具体实施方案 |
| 4.4 仿真结果 |
| 第五章 总结 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的学术论文及专利 |
（9）总线结构的高速电路设计与信号完整性分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 课题研究背景 |
| 1.3 课题研究现状 |
| 1.4 本文研究内容与论文结构 |
| 第二章 信号完整性基本理论 |
| 2.1 传输线理论 |
| 2.1.1 PCB 中的传输线结构 |
| 2.1.2 传输线模型和参数 |
| 2.1.3 阻抗Z_0与几何结构和介电系数间的关系 |
| 2.2 散射参数理论 |
| 2.2.1 散射参数网络理论 |
| 2.2.2 差分电路的混合模S 参数理论 |
| 2.3 差分线和差分阻抗 |
| 2.3.1 差分阻抗 |
| 2.3.2 差分线布线规则 |
| 2.4 本章小结 |
| 第三章 高速电路中的反射和串扰分析 |
| 3.1 高速电路中的反射分析 |
| 3.1.1 产生反射的机理 |
| 3.1.2 反射的计算 |
| 3.2 高速电路中的串扰分析 |
| 3.2.1 容性串扰 |
| 3.2.2 感性串扰 |
| 3.2.3 综合串扰 |
| 3.3 本章小结 |
| 第四章 IBIS 模型及其仿真分析 |
| 4.1 IBIS 模型及应用 |
| 4.1.1 IBIS 模型 |
| 4.1.2 IBIS 与SPICE 的比较 |
| 4.1.3 IBIS 模型的构成 |
| 4.1.4 建立IBIS 模型 |
| 4.1.5 IBIS 模型的应用 |
| 4.2 高速电路串扰的仿真分析 |
| 4.2.1 电磁场仿真软件ADS 仿真分析 |
| 4.2.2 Hyperlynx 软件仿真 |
| 4.3 本章小结 |
| 第五章 总线结构的宽带数字射频系统设计及其信号完整性分析 |
| 5.1 概述 |
| 5.2 数字射频系统主要技术性能 |
| 5.3 数字射频系统设计实现 |
| 5.3.1 高速信号采集 |
| 5.3.2 高速大容量数据实时存储 |
| 5.3.3 高速互连技术 |
| 5.4 数字射频系统电路的关键技术 |
| 5.4.1 数据采集系统的关键技术与解决途径 |
| 5.4.2 数字中频正交调制系统关键技术 |
| 5.5 数字射频系统设计实例及其信号完整性分析 |
| 5.5.1 数字射频处理通道PCB 的信号完整性仿真 |
| 5.5.2 数字射频信号正交调制系统硬件电路实测结果 |
| 5.6 本章小结 |
| 第六章 总结和展望 |
| 6.1 全文总结 |
| 6.2 存在的问题及课题展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的论文 |
（10）雷达目标模拟系统高速电路的设计与信号完整性分析（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 雷达射频仿真技术的发展 |
| 1.3 宽带相参雷达目标模拟系统 |
| 1.4 模拟器高速电路的信号完整性问题 |
| 1.5 本文研究内容及论文结构 |
| 第二章 宽带相参雷达目标模拟器高速电路设计 |
| 2.1 雷达射频仿真系统的原理和组成 |
| 2.2 宽带相参雷达目标模拟器高速电路设计 |
| 2.2.1 数字射频存储处理技术 |
| 2.2.2 宽带相参雷达目标模拟器工作原理 |
| 2.2.3 宽带相参雷达目标模拟器系统级设计 |
| 2.2.4 宽带相参雷达目标模拟器高速电路的设计实现 |
| 2.2.4.1 高速数据处理通道设计实现 |
| 2.2.4.2 模拟器400MHz 带宽数字射频处理通道设计实现 |
| 2.3 本章小结 |
| 第三章 模拟器高速电路信号完整性分析与PCB 设计 |
| 3.1 单一网络的信号完整性问题- |
| 3.1.1 PCB 走线视为均匀传输线的分析 |
| 3.1.2 传输线反射分析 |
| 3.2 传输线的串扰 |
| 3.2.1 容性、感性耦合串扰计算 |
| 3.2.2 总串扰的计算 |
| 3.3 差分对及差分阻抗 |
| 3.3.1 差分阻抗与共模阻抗 |
| 3.3.2 差分对返回电流分布及布线的特点 |
| 3.4 400MHZ 带宽数字射频处理通道高速PCB 设计 |
| 3.4.1 PCB 叠层设计 |
| 3.4.2 布局、布线规则 |
| 3.4.3 差分对布线约束条件 |
| 3.5 本章小结 |
| 第四章 雷达目标模拟器高速电路信号完整性仿真 |
| 4.1 SPICE 模型与IBIS 模型 |
| 4.1.1 SPICE 模型 |
| 4.1.2 IBIS 模型 |
| 4.2 基于PSPICE 的LVDS SPICE 模型到IBIS 模型的转换 |
| 4.2.1 A/D 芯片 LVDS 驱动电路及相关 SPICE 模型 |
| 4.2.2 SPICE 模型到IBIS 模型的转换 |
| 4.2.2.1 提取Pull_up I/V 曲线 |
| 4.2.2.2 提取Pull_down I/V 曲线 |
| 4.2.2.3 提取Power-clamp 与Gnd-clamp I/V 曲线 |
| 4.2.2.4 提取Rising 与Falling V/T 曲线 |
| 4.2.3 对转换IBIS 模型的仿真 |
| 4.3 400MHZ 带宽数字射频处理通道PCB 的信号完整性仿真 |
| 4.4 本章小结 |
| 第五章 总结 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
四、高速数字系统中的信号完整性及实施方案（论文参考文献）
- [1]基于FPGA的新型数字微镜芯片功能测试系统[D]. 毛雨阳. 华东师范大学, 2020(11)
- [2]高分辨率事件计时器设计与实现[D]. 谭文俊. 电子科技大学, 2020(07)
- [3]电流脉冲型数字化谱仪的研制[D]. 盛磊. 成都理工大学, 2019(02)
- [4]高速电路设计中的信号完整性分析[D]. 王雪坤. 苏州大学, 2013(11)
- [5]TD-LTE基带芯片验证系统信号完整性研究[D]. 李辉. 南京理工大学, 2013(07)
- [6]宽带综合数据光同步网的高速率传输的可靠性研究[D]. 尤旭. 沈阳理工大学, 2011(01)
- [7]电力系统二次设备PCB板抗干扰与信号完整性分析[D]. 祝秀波. 华北电力大学, 2011(04)
- [8]高速芯片间光互连中并行光收发模块支撑板的设计[D]. 高燚. 北京邮电大学, 2010(03)
- [9]总线结构的高速电路设计与信号完整性分析[D]. 唐雄. 南京航空航天大学, 2009(02)
- [10]雷达目标模拟系统高速电路的设计与信号完整性分析[D]. 陈振华. 南京航空航天大学, 2009(S2)